趙智超+吳鐵峰

[摘 要] 靜態(tài)時序分析是電路時序收斂驗證的核心方法，而在實際工作中需要構建準確的時序模型。在完全定制電路設計中不能選擇常規(guī)晶圓工廠的時序工藝庫，這種情況下時序模型尤為重要。文章選擇SNPS公司的工具完成CMOS電路參數(shù)的提取，完成瞬態(tài)分析，構建時序模型。以傳輸管為范例，對查找表時序模型的建立進行分析

[關鍵詞] CMOS電路；參數(shù)提??；建模分析

doi ： 10 . 3969 / j . issn . 1673 - 0194 . 2017. 11. 077

[中圖分類號] TP311 [文獻標識碼] A [文章編號] 1673 - 0194（2017）11- 0156- 02

1 時序模型的構建分析

1.1 時序模型的類型分析

就目前而言，比較常用的時序模型有查找表模型和K-factor模型兩種。相比較而言，查找表模型的應用更加廣泛，因為其本身并不會以線性方程來呈現(xiàn)，非線性的特點使得模型的準確性更好。

1.2 查找表時序模型的構建

查找表時序模型構建的基本流程如圖1所示。

為了更加全面細致的完成時序分析，保證相應的芯片和設備可以適應不同的工作環(huán)境，在設計環(huán)節(jié)不僅需要考慮理想工況，還應該考慮最差的情況和一些典型情況，結合不同的輸入驅動能力和輸出負載，進行所有單元的SPICE模擬，得到相應的時序參數(shù)。以常規(guī)0.18 μm工藝庫為例，主要是在最快、最慢和典型三種不同工況下，分析對應的輸出荷載以及輸入信號的渡越時間，結合路徑敏化信號，測量得到相應的延時數(shù)據(jù)。上述三種工況的相關參數(shù)分別為：最快工況FF，溫度0 ℃，電壓1.98 V；最慢工況SS，溫度125 ℃，電壓1.62 V；典型工況TT，溫度25 ℃，電壓1.8 V[1]。

2 傳輸管PT查找表模型構建

2.1 版圖前期準備與網(wǎng)表準備

在對傳輸管PT的查找表模型進行時序建模前，需要做好必要的準備工作，包括版圖設計規(guī)則檢查（DRC）、電氣規(guī)則檢查（ERC）以及版圖原圖的對照驗證（LVS）。在檢查驗證完成后，如果確定版圖以及相應的原理圖準確可靠，則可以從版圖中導出相應的gds網(wǎng)表pt.gds，同時從原理圖中導出cdl網(wǎng)表pt.cdl，為后續(xù)的完全版圖原理圖對照驗證做好相應的準備。

2.2 版圖原理圖對照驗證

從保障模型準確性和可靠性的角度分析，版圖和邏輯圖都必須經(jīng)過LVS驗證，以確保從中提取出的各種寄生參數(shù)能夠準確的在邏輯網(wǎng)表中反標出來。LVS的基本原理，是將從版圖中導出的gds網(wǎng)表與從原理圖中導出的cdl網(wǎng)表進行對比，使得版圖中的單元和線網(wǎng)可以與邏輯圖中的單元、線網(wǎng)一一對應。在準備階段，LVS僅僅是頂層單元邏輯與版圖功能的一致性進行判斷，而完全LVS驗證則更進一步，要求基本的物理單元和邏輯單位必須能夠實現(xiàn)端口匹配，同時邏輯等效端口不能隨意交換。結合傳輸管本身的邏輯圖和版圖分析，可以明確，在版圖上，應該將完整準確的端口文本信息標注出來，同時確保相關端口與邏輯圖的高度一致。

考慮到單元本上結構單一，并不存在層次化的設計，因此僅僅需要一次晶體管級的LVS，就可以達到預期的目標。不過，如果是在其他系統(tǒng)層次相對豐富的單元，晶體管級的LVS不再適用，需要分別運行單元機LVS和黑盒級LVS。結合Synopsy Hercules 軟件，在完全LVS驗證得到成功執(zhí)行后，對應的工作目錄中會自動生成XTR視圖目錄，確保寄生參數(shù)提取程序STAR-RC的順利運行。

2.3 寄生參數(shù)提取

完成版圖原理圖的對照驗證后，根據(jù)驗證結果，可以得到物理版圖與邏輯電路之間的對應關系，結合這一對應關系，參照生產(chǎn)廠商提供的工藝文件，可以對版圖中存在的互連線的寄生參數(shù)進行有效提取，提取出的參數(shù)不僅包括了連線本身的電容和電阻，還包括了不同連線之間的耦合電容。對于寄生參數(shù)的提取，采用的是Synopsy Hercules 中的STAR-RC程序，其在軟件中的調用指令為：>StarXtractgui。在進行寄生參數(shù)的提取操作時，應該注意必須將XREF重新設置為“YES”，將CELLTYPE設置為SCHEMATIC，因為通過這樣的設置，可以確保提取出的層次化數(shù)據(jù)結構以及單元的名稱均保持與原理圖一致，如果沒有設置，則軟件會結合版圖對其進行自動命名，而實踐證明，當數(shù)據(jù)結構和單元名稱與原理圖保持一致時，后續(xù)的檢查以及端口電容計算都會更加簡單。寄生參數(shù)提取命令被成功執(zhí)行后，可以得到附帶有寄生參數(shù)的HSPICE網(wǎng)表文件，命名為Test.spf。

2.4 單元板圖的時序模型

完成寄生參數(shù)的提取操作，得到相應的HSPICE網(wǎng)表文件后，利用網(wǎng)表，可以構建針對單元時序路徑的測量文件，然后建立相應的時序信息。結合路徑敏化的實際需求，從查找表本身的格式著手，再加上相應的激勵，可以在相對合理的范圍內，為每一個文件添加不同的負載以及不同的時間索引點，從而實現(xiàn)在典型工況下的測量工作。相比較其他電路，傳輸管的電路非常簡單，僅僅包含有一條時序路徑，因此在進行處理的過程中，只需要考慮數(shù)據(jù)輸入端的上升和下降兩種情況。結合Synopsy的HSPICE軟件，可以實現(xiàn)對上述情況的瞬態(tài)分析。

在測量過程中，由于輸入添加的負載較小，單元驅動力較強，可能會出現(xiàn)負數(shù)測量結果，屬于正?，F(xiàn)象。依照查找表模型依次填入測量數(shù)據(jù)后，就能夠得到時序模型。

3 結 語

總而言之，在進行數(shù)字化設計時，應該選擇相對準確的時序模型，做好必要的靜態(tài)時序分析工作，以更加高效的實現(xiàn)對于設計的時序驗證，結合時序分析結果對設計方案進行改進，保證設計的合理性和有效性。

主要參考文獻

[1]程加力.射頻微波MOS器件參數(shù)提取與建模技術研究[D].上海：華東師范大學，2012.