胡潔微++周宦銀++胥飛燕++李麗蓉++單坤

摘 要 Multisim仿真軟件是電路分析和設(shè)計中常用的一種輔助手段，但若時序邏輯電路設(shè)計不當(dāng)，因時延造成信號畸變，引發(fā)電路輸出狀態(tài)偏離原有的“軌道”，將使得電路功能無法實(shí)現(xiàn)。因此，競爭冒險是時序電路設(shè)計中必須考慮的重要方面，加入復(fù)位電路設(shè)計，是解決時序邏輯電路測試生成問題的有效方法。

關(guān)鍵詞 計數(shù)器；Multisim仿真；競爭冒險；復(fù)位電路

中圖分類號：TP391.9 文獻(xiàn)標(biāo)識碼：B

文章編號：1671-489X（2016）24-0023-03

A Problem-solving of Counter 74LS290 Multisim Simulation Cir-

cuit//HU Jiewei， ZHOU Huanyin， XU Feiyan， LI Lirong， SHAN Kun

Abstract Circuit simulation is a common auxiliary analysis and de-sign means by Multisim software， but if the sequential logic circuit design is not correct， the signal distortion may be caused by time delay，

and then the output state will deviate from its original orbit， what makes

the circuit functions cannot be achieved. So the race and hazard is quite essential and must be considered when designing logic circuit. Sometimes adding reset circuit design is an important method of sol-ving the sequential logic circuit test generation problem.

Key words counter； Multisim simulation； race and hazard； reset circuit

1 前言

在數(shù)字電路中使用最多的時序電路就是計數(shù)器電路，計數(shù)器不僅可以用于計數(shù)，而且可以用于定時、分頻、產(chǎn)生脈沖以及進(jìn)行數(shù)字運(yùn)算等。計數(shù)器的種類及分類方式很多，例如：按照計數(shù)器中的觸發(fā)器是否同時翻轉(zhuǎn)分類，可分為同步計數(shù)器和異步計數(shù)器；從進(jìn)制來分，有二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器多種；根據(jù)計數(shù)的增減趨勢，又分為加法、減法和可逆計數(shù)器。而目前無論是TTL還是CMOS集成電路，都有品種齊全的中規(guī)模集成計數(shù)電路，使用者只需借助于器件手冊提供的功能表、工作波形圖以及引出端的管腳排列，就能正確地運(yùn)用這些器件。

Multisim軟件是美國NI（National Instruments）公司開發(fā)的最新一款基于Windows平臺的直觀、精確、高效的電路教學(xué)與設(shè)計仿真軟件，可用于電子電路設(shè)計、開發(fā)、測試、分析及優(yōu)化，運(yùn)用計算機(jī)仿真與虛擬儀器極大地提高了電路設(shè)計效率。

本文以74LS290型異步二—五—十進(jìn)制計數(shù)器為計數(shù)元件，設(shè)計一個理論分析上功能完全可實(shí)現(xiàn)的七進(jìn)制計數(shù)器。利用Multisim 10仿真軟件得到的電路測試結(jié)果為錯誤，深入分析問題的原因，提出加入復(fù)位電路來避免出現(xiàn)競爭冒險現(xiàn)象的辦法，電路改進(jìn)后可實(shí)現(xiàn)預(yù)期測試效果。

2 電路設(shè)計

目前比較常用的計數(shù)器主要是二進(jìn)制和十進(jìn)制，當(dāng)需要任意一種進(jìn)制的計數(shù)器時，可將現(xiàn)有的計數(shù)器改接而得，采用的方法主要為清零法和置數(shù)法。

74LS290型異步二—五—十進(jìn)制計數(shù)器 74LS290型異步二—五—十進(jìn)制計數(shù)器內(nèi)部由4個JK觸發(fā)器FF0～FF3和一些門電路構(gòu)成，共14個管腳，其功能表如表1所示。其中，12腳和13腳是R01和R02，為清零輸入端，由功能表可見，當(dāng)兩端全為1時，將計數(shù)器內(nèi)部的4個觸發(fā)器清

零。1腳和3腳是R91和R92，為置“9”輸入端，由功能表可

見，當(dāng)兩端全為1時，由8腳、4腳、5腳和9腳構(gòu)成的4輸出端QDQCQBQA=1001，即表示十進(jìn)制數(shù)9；清零時，R91和R92中至少有一端為0，不使置1，以保證清零可靠進(jìn)行。10腳和11腳是1NA和1NB，為兩個時鐘脈沖輸入端；2腳和6腳為閑置管腳；7腳為地，14腳為電源[1]。

既然是二—五—十進(jìn)制計數(shù)器，下面按二、五、十進(jìn)制三種情況來分析。

1）只輸入計數(shù)脈沖1NA，由QA輸出，F(xiàn)F1～FF3三個觸發(fā)器不用，為二進(jìn)制計數(shù)器；

2）只輸入計數(shù)脈沖1NB，由QD、QC、QB輸出，為五進(jìn)制計數(shù)器；

3）將QA端與FF1的1NB端連接，輸入計數(shù)脈沖1NA，由QD、QC、QB、QA輸出，即為十進(jìn)制。

基于74LS290的任意進(jìn)制計數(shù)器 將計數(shù)器適當(dāng)改接，利用其清零端進(jìn)行反饋置0，可得出小于十進(jìn)制的多種進(jìn)制計數(shù)器。異步清0，指的是計數(shù)器在S0～SM-1共M個狀態(tài)中工作，當(dāng)計數(shù)器進(jìn)入SM狀態(tài)時，利用SM狀態(tài)產(chǎn)生清0信號并反饋到異步清零端，使計數(shù)器立即返回S0狀態(tài)。由于是異步清零，所以SM狀態(tài)僅瞬間出現(xiàn)，便立即被置成S0狀態(tài)，在時序圖仿真中該狀態(tài)并不出現(xiàn)，因此通常稱其為“過渡態(tài)”[2]。在計數(shù)器的穩(wěn)定狀態(tài)循環(huán)中是不包含SM狀態(tài)的，若習(xí)慣在狀態(tài)循環(huán)圖中畫出該狀態(tài)，也將其獨(dú)立置于虛線框內(nèi)，表明其為無效狀態(tài)，有效狀態(tài)仍為M個狀態(tài)。

以七進(jìn)制狀態(tài)循環(huán)圖為例，如圖1所示，（a）圖不含過渡態(tài)，（b）圖含有過渡態(tài)。

3 Multisim仿真出現(xiàn)的問題分析及處理方法

借助Multisim10仿真軟件設(shè)計一個簡單的七進(jìn)制加法計數(shù)器，但在測試過程中出現(xiàn)計數(shù)不準(zhǔn)確現(xiàn)象，針對時序邏輯電路中因?yàn)楦偁幟半U導(dǎo)致電路生成不準(zhǔn)確問題提出解決辦法。

問題分析 以74LS290連接成七進(jìn)制計數(shù)器為例，先將置“9”輸入端R91和R92接地，以保證清零可靠，再將頻率50 Hz、峰值5 V的矩形波信號輸入計數(shù)脈沖1NA，輸出端QA與1NB連接，構(gòu)成十進(jìn)制計數(shù)器，然后采用異步清零法，利用輸出端QC、QB、QA對應(yīng)出現(xiàn)的3個1作為清零信號反饋到清零端R01和R02。因?yàn)檩敵龆溯敵?的數(shù)目多于兩個，所以可借助與門74LS08D將QB、QA輸出相與后連接到清零輸入端R01，即R01=QB·QA。另一輸出端QC直接連接到清零輸入端R02，為使輸出結(jié)果更為直觀，電路中還設(shè)計了數(shù)碼管顯示電路和狀態(tài)燈指示電路同步顯示，電路原理圖如圖2所示。

按照理論分析，仿真有效狀態(tài)應(yīng)為7個，輸出端按0000

→0001→0010→0011→0100→0101→0110規(guī)律閃爍，并以數(shù)碼方式在0→6之間循環(huán)，當(dāng)達(dá)到0111即數(shù)碼7時，該狀態(tài)短暫出現(xiàn)后瞬間清零，重新回到狀態(tài)0。但在電路仿真過程中，僅在2→6數(shù)字間循環(huán)顯示，實(shí)現(xiàn)的僅為五進(jìn)制計數(shù)器。

對出現(xiàn)的這種現(xiàn)象進(jìn)行原因分析。計數(shù)器內(nèi)部觸發(fā)器的復(fù)位信號由RD/=（R01· R02）/來決定，只有當(dāng)R01、R02全部為1時，RD/才為0，實(shí)現(xiàn)計數(shù)器內(nèi)部觸發(fā)器的同步清零。從電路的連接方式上可知，R01=QB·QA，R02=QC，當(dāng)計數(shù)值由6（0110）將要跳到過渡態(tài)7時，QA由0→1，產(chǎn)生清零信號，但該清零信號需兩次經(jīng)過門電路傳輸?shù)接|發(fā)器的復(fù)位端，因此造成時延。復(fù)位信號的畸變導(dǎo)致計數(shù)器內(nèi)部4個觸發(fā)器的復(fù)位操作沒有可靠進(jìn)行，從而引發(fā)計數(shù)器狀態(tài)發(fā)生改變。

加入與門改進(jìn)電路 針對時序邏輯電路中存在競爭冒險這一問題，一種方法是在反饋電路中加入與門以達(dá)到時序時延的效果[3]，電路如圖3所示，R01=QB·QA，R02=QC·QC。從結(jié)果上來看，該方法實(shí)現(xiàn)了由0→6的計數(shù)顯示，避免了競爭冒險現(xiàn)象的發(fā)生，但是反饋電路中加入與門的數(shù)目和方式?jīng)]有固定規(guī)律可遵循，需要多次嘗試，因此，該方法不具通用性。

加入復(fù)位電路避免競爭冒險 通過復(fù)位操作，先將計數(shù)器內(nèi)部觸發(fā)器全部初始化，使輸出端統(tǒng)一清零，然后啟動計數(shù)功能。此方法避免了競爭冒險現(xiàn)象的發(fā)生，改進(jìn)方法更具推廣性和實(shí)用性。復(fù)位電路由5 V電源、開關(guān)J1和兩個或門構(gòu)成，每個或門的一端經(jīng)開關(guān)J1與電源相接，另一輸入端連接由QC、QB、QA和與門構(gòu)成的清零反饋電路。利用或門有1出1的功能，在電路工作前，閉合開關(guān)J1到VCC，使J1=1，利用高電平使清零端R01和R02同時為1，則計數(shù)器輸出端同步清零；然后斷開開關(guān)J1到接地端，使J1=0，計數(shù)器電路開始啟動計數(shù)功能，實(shí)現(xiàn)0→6之間循環(huán)計數(shù)。改進(jìn)電路原理圖如圖4所示。

4 結(jié)論

以Multisim仿真軟件分析或設(shè)計電路，可有效提升使用者對器件管腳排列及電路連接方法的感性認(rèn)識，加深對器件功能以及工作過程的認(rèn)識和了解。本文提供的利用復(fù)位操作將時序邏輯電路清零的方法，解決了時序邏輯電路中計數(shù)、定時等功能因?yàn)楦偁幟半U而無法順利生成的問題，具有很強(qiáng)的實(shí)用性，在時序邏輯電路設(shè)計中往往是不可或缺的關(guān)鍵環(huán)節(jié)。

參考文獻(xiàn)

[1]秦增煌.電工學(xué)[M].7版.北京：高等教育出版社，

2009：1-395.

[2]孫紅.基于異步計數(shù)器的實(shí)驗(yàn)探究[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2008（6）：18-21.

[3]馬敬敏.集成計數(shù)器74LS161的Multisim仿真[J].現(xiàn)代電子技術(shù)，2011（3）：166-167.