張雷雨田

(四川九洲電器集團(tuán)有限責(zé)任公司 第2研究所，四川 綿陽 621000)

DDS帶內(nèi)雜散對比分析及優(yōu)化方法

張雷雨田

(四川九洲電器集團(tuán)有限責(zé)任公司 第2研究所，四川 綿陽 621000)

摘要針對直接數(shù)字頻率合成技術(shù)固有的雜散特性大幅地限制了其應(yīng)用問題。文中在分析DDS工作原理及雜散噪聲來源的基礎(chǔ)上，發(fā)現(xiàn)利用改變直接數(shù)字頻率合成器芯片頻率步進(jìn)可改善頻率合成器產(chǎn)生信號的帶內(nèi)雜散。采用一個(gè)以AD9858芯片為核心的硬件平臺進(jìn)行實(shí)物對比測試，驗(yàn)證了頻率步進(jìn)控制字越小其合成信號的帶內(nèi)雜散越低。

關(guān)鍵詞直接數(shù)字頻率合成器；帶內(nèi)雜散；AD9858

DDS技術(shù)是近些年來迅速發(fā)展的頻率合成技術(shù)，其采用全數(shù)字化的技術(shù)，具有集成度高、體積小、相對帶寬大、頻率分辨率高、跳頻時(shí)間短、相位連續(xù)性好、可寬帶正交輸出、可外加調(diào)制的優(yōu)點(diǎn)，并能直接與FPGA等器件構(gòu)成智能化的頻率源[1]。

現(xiàn)代雷達(dá)面臨著綜合性電子干擾、反輻射導(dǎo)彈、低空和超低空突防及隱身技術(shù)的威脅，這就要求現(xiàn)代雷達(dá)有反無源和有源干擾、反隱身能力，信號具有頻率捷變、波形捷變、自適應(yīng)調(diào)頻功能，對雷達(dá)提出更多要求。具有全頻帶、高穩(wěn)定、快速跳變、和任意波形輸出能力的DDS在雷達(dá)系統(tǒng)中有著重要意義[2-4]。在雷達(dá)系統(tǒng)中線性調(diào)頻信號是一種常用的大時(shí)帶積信號，脈壓技術(shù)在這種信號上的應(yīng)用已較為成熟，雷達(dá)可采用這種信號同時(shí)獲得遠(yuǎn)的作用距離和較高的距離分辨率[5]。產(chǎn)生復(fù)雜編碼的線性調(diào)頻信號通常使用DDS芯片，但DDS作為頻率源會帶入大量雜散，降低雷達(dá)的探測性能，本文對一種DDS芯片在不同的條件下的帶內(nèi)雜散進(jìn)行了測試，分析一種優(yōu)化信號雜散的方法，用以提高信號質(zhì)量。

1DDS原理

DDS是對高速存儲器查表產(chǎn)生的數(shù)字形式信號經(jīng)DAC轉(zhuǎn)換成為模擬信號輸出的一種技術(shù)，基本結(jié)構(gòu)原理如圖1所示。主要包括系統(tǒng)時(shí)鐘、相位累加器、正弦查詢表、DAC數(shù)模轉(zhuǎn)換器和低通濾波器?？刂齐娐犯鶕?jù)模擬波形信號要求，輸出相應(yīng)的頻率控制字、相位控制字以及波形選擇字，控制DDS芯片產(chǎn)生該特定頻率和調(diào)制的波形，經(jīng)濾波放大后輸出[6]。

圖1　DDS原理圖

2雜散分析

AD9858主要寄存器包括CFR控制寄存器、FIW頻率控制寄存器、DFTW頻率步進(jìn)控制寄存器、DFRRW頻率斜率控制寄存器、POW相位控制寄存器。其中DFRRW是一個(gè)16位無符號的時(shí)鐘分頻頻率累加器，其決定與DDS系統(tǒng)時(shí)鐘的步進(jìn)關(guān)系[7]。

(1)

(2)

(3)

其中，Δt為頻率跳變時(shí)間；Δf為跳變間隔頻率；SYSCLK為系統(tǒng)參考時(shí)鐘；ff為線性調(diào)頻終止頻率；fs為線性調(diào)頻起始頻率。

越大的頻率斜率控制字，會導(dǎo)致起始終止頻率間每兩頻率點(diǎn)的時(shí)間間隔越大，頻率輸出越不圓滑，存在模擬信號的非線性特性、引入誤差，導(dǎo)致雜散增大。

圖2　斜率控制字—時(shí)間關(guān)系圖

3平臺測試

硬件測試環(huán)境采用1款A(yù)DI公司推出的DDS芯片為中心，AD9858可對頻率、相位和幅度進(jìn)行控制輸出線性調(diào)頻信號，有頻率可調(diào)范圍寬、波形豐富、實(shí)現(xiàn)調(diào)幅、調(diào)頻容易等特點(diǎn)，擁有最大采樣頻率可達(dá)1 000 MSample·s-1、10 bit D/A轉(zhuǎn)換器、32 bit的頻率分辨率、14 bit的相位分辨率。同時(shí)使用基于FPGA的數(shù)字控制電路、帶通濾波器、放大器、外部控制接口等電路組成，總體設(shè)計(jì)框圖如圖3所示[8]。

圖3　硬件設(shè)計(jì)框圖

時(shí)鐘接口提供相參的AD9858系統(tǒng)時(shí)鐘與FPGA工作時(shí)鐘，以便產(chǎn)生出系統(tǒng)相參的模擬信號，控制接口主要用于接收同步時(shí)序控制信號與參數(shù)控制信息，由FPGA生成頻率控制字、頻率步進(jìn)控制字、頻率斜率控制字等信息寫入AD9858，實(shí)現(xiàn)了頻率和相位的連續(xù)可調(diào)。

該系統(tǒng)在工作時(shí)，控制發(fā)出控制信號以決定系統(tǒng)產(chǎn)生波形的種類及參數(shù),根據(jù)操作模式?jīng)Q定所產(chǎn)生波形的周期，并產(chǎn)生周期性的信號。AD9858采用差動電流輸出，然后經(jīng)偏壓電阻網(wǎng)絡(luò)形成輸出電壓，再經(jīng)上變頻電路送至微波接口。AD9858的同時(shí)具有4套頻率發(fā)生寄存器及4個(gè)相位調(diào)整寄存器，這使其可方便快速地產(chǎn)生跳頻信號以及四相碼編碼調(diào)制信號,而且其轉(zhuǎn)換時(shí)間較短[9-10]。

圖4　軟件流程框圖

對比測試1，采用500 MHz的系統(tǒng)時(shí)鐘，利用FPGA的控制電路配置AD9858，使用不同的頻率步進(jìn)控制字，輸出中心頻率60 MHz，帶寬、時(shí)寬可變的線性調(diào)頻信號。

表1　第1組參數(shù)(500 MHz時(shí)鐘)

表2　第2組參數(shù)(500 MHz時(shí)鐘)

對比測試2，提升系統(tǒng)時(shí)鐘至1 000 MHz，更改FTW參數(shù)，輸出頻率60 MHz，同時(shí)DFTW反比于系統(tǒng)時(shí)鐘，DFRRW正比于系統(tǒng)時(shí)鐘，得到以下配置參數(shù)。

表3　第3組參數(shù)(1000 MHz時(shí)鐘)

4數(shù)據(jù)分析

使用Agilent頻譜儀E4440A進(jìn)行測試，SPAN設(shè)為500 Hz、RBW設(shè)為1 Hz，對上述對比測試的數(shù)據(jù)進(jìn)行記錄得到表4所示。

表4　3組參數(shù)帶內(nèi)雜散對比

由第2組與第1組的測試數(shù)據(jù)對比可看出，發(fā)現(xiàn)降低DRRRW與DFTW的參數(shù)值可有效降低線性調(diào)頻信號的帶內(nèi)雜散，但同時(shí)由于頻率步進(jìn)字DFTW的參數(shù)值與斜率控制字DFRRW的參數(shù)比值正比于時(shí)寬帶寬的比值，所以頻率步進(jìn)與駐留時(shí)間的選擇會影響帶寬寬度。在保證帶寬的情況下，需設(shè)置AD9858具有盡量小的DFRRW與DFTW。

在第3組與第2組的測試數(shù)據(jù)對比可看出，提高系統(tǒng)時(shí)鐘可提高頻率步進(jìn)與降低駐留時(shí)間，但在更改寄存器數(shù)值，使其工作參數(shù)和第2組可以相比擬，最后測得帶內(nèi)雜散的數(shù)值與第2組相當(dāng)，證明使用近似的頻率步進(jìn)與駐留時(shí)間得到的調(diào)頻信號帶內(nèi)雜散基本不變。

5結(jié)束語

本文通過以AD9858芯片為核心器件的板卡進(jìn)行測試，分析出FPGA作為控制器在不同參數(shù)控制的情況下引入不同帶內(nèi)雜散的關(guān)系。發(fā)現(xiàn)增加頻率變化平滑度，可有效降低輸出信號的帶內(nèi)雜散。在產(chǎn)生雷達(dá)信號時(shí)，首先保證時(shí)寬帶寬的準(zhǔn)確，選取合適的參數(shù)可以有效提高雷達(dá)信號源的信號質(zhì)量。

參考文獻(xiàn)

[1]黃志林.基于FPGA的并行DDS技術(shù)研究[J].現(xiàn)代電子技術(shù),2013(7):54-56.

[2]潘勇先.基于DDS技術(shù)的雷達(dá)波形發(fā)生器的研究[D].西安:西安電子科技大學(xué),2004.

[3]許德志,丁才成.一種基于DDS技術(shù)的信號發(fā)生器研究與實(shí)現(xiàn)[J].電子科技,2010,23(3):59-61.

[4]劉成堯,王小海,祁才君.基于CPLD集成芯片F(xiàn)LEX6016實(shí)現(xiàn)DDS技術(shù)的任意波形發(fā)生器的研制[J]. 電測與儀表,2003,40(4):14-18.

[5]王玉娟.高分辨力線性調(diào)頻脈沖壓縮雷達(dá)信號處理技術(shù)研究[D].南京:南京理工大學(xué),2012.

[6]吳琳擁,李春林.基于AD9959的多路同步雷達(dá)回波信號源設(shè)計(jì)[J].電子科技,2014,27(1):87-89.

[7]Analog Devices,Inc.AD9858 Data sheet[M].MA, USA:Analog Devices,Inc,2003.

[8]葛健.基于AD9858寬帶線性掃頻源研究[D].南京:南京理工大學(xué),2005.

[9]王輝.高性能DDS器件AD9858及其在雷達(dá)信號源中的應(yīng)用[J].電子設(shè)計(jì)工程,2003(12):23-25.

[10]劉洪彪,駱魯秦,崔偉.可編程模擬雷達(dá)信號源的設(shè)計(jì)[J].電子科技,2011,24(2):30-32.

Comparative Analysis and Optimization Method of DDS’s Spurious in band

ZHANG Leiyutian

(The Second Research Institute ,Sichuan Jiuzhou Electric Group Co., LTD, Mianyang 621000, China)

AbstractDirect digital frequency synthesis technology has important position in the field of frequency synthesis, but the connatural spur characteristic greatly limits its application development. In this paper, based on the analysis of working principle of the DDS and spurious noise source, we found that delta frequency tuning words change of direct digital frequency synthesizer chip can improve Spurious in band. Adopting a AD9858 chip as the core physical contrast test on the hardware platform, verify the delta frequency tuning words is smaller, the lower Spurious in band of direct digital frequency synthesis.

KeywordsDDS; apurious in band; AD9858

收稿日期:2015-01-29

作者簡介:張雷雨田(1984-)，男，工程師。研究方向：微波技術(shù)。

doi:10.16180/j.cnki.issn1007-7820.2016.06.023

中圖分類號TN74+2.1

文獻(xiàn)標(biāo)識碼A

文章編號1007-7820(2016)06-079-03