王飛

[摘 要]隨著電子設(shè)備結(jié)構(gòu)和功能的日益復(fù)雜，對(duì)其內(nèi)部使用的數(shù)字信號(hào)處理系統(tǒng)在體積和功耗方面提出了更高的要求。結(jié)合以上背景，設(shè)計(jì)了一種體積小、功耗低的通用數(shù)字信號(hào)處理系統(tǒng)。該系統(tǒng)利用DSP配合FPGA為硬件架構(gòu)，以TMS320VC5509ADSP為數(shù)據(jù)處理核心，通過(guò)FPGA對(duì)USB、ADC和DAC等外圍設(shè)備進(jìn)行控制，并可實(shí)現(xiàn)頻譜分析、數(shù)字濾波器等數(shù)字信號(hào)處理算法。

[關(guān)鍵詞]數(shù)字信號(hào)處理；低功耗；研究

中圖分類號(hào)：N945 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-914X（2016）08-0312-02

隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的高速發(fā)展，數(shù)字信號(hào)處理理論和方法已成為眾多研究領(lǐng)域的重要研究基礎(chǔ)。然而，數(shù)字信號(hào)處理系統(tǒng)功能日益齊全，結(jié)構(gòu)也越來(lái)越復(fù)雜，導(dǎo)致其體積和功耗不斷增加，對(duì)電子設(shè)備的運(yùn)行造成了嚴(yán)重的影響。因此，減小數(shù)字信號(hào)處理系統(tǒng)的體積和功耗，對(duì)降低整個(gè)電子系統(tǒng)的運(yùn)營(yíng)成本、提高系統(tǒng)可靠性具有重要意義。

一、系統(tǒng)主要功能和技術(shù)指標(biāo)

1）模擬信號(hào)的產(chǎn)生，包括正弦波、方波、三角波、鋸齒波以及帶有高頻正弦分量的上述波形；

2）信號(hào)的采集，包括模擬信號(hào)、語(yǔ)音信號(hào)等；

3）頻譜分析、數(shù)字濾波等常用數(shù)字信號(hào)處理算法的實(shí)現(xiàn)；

4）與主控計(jì)算機(jī)之間進(jìn)行數(shù)據(jù)與命令互傳。

根據(jù)系統(tǒng)功能要求，同時(shí)考慮系統(tǒng)通用性和擴(kuò)展性要求，制定數(shù)字信號(hào)處理系統(tǒng)技術(shù)指標(biāo)為：

1）低功耗DSP芯片TMS320VC5509為主控器，配合FPGA芯片，完成系統(tǒng)控制，并實(shí)現(xiàn)FFT變換、濾波器等數(shù)字信號(hào)處理算法；

2）系統(tǒng)具有外設(shè)通用擴(kuò)展接口，能夠根據(jù)實(shí)際需求完成二次開(kāi)發(fā)；

3）具有2通道信號(hào)發(fā)生功能：精度：12bits/8bits可調(diào)，速率：100k/s，電壓范圍：±5V；

4）具有2通道數(shù)據(jù)采集功能：精度：12bits/8bits可調(diào)，速率：最大500kSa/s，電壓范圍：±5V；

5）支持語(yǔ)音信號(hào)采集、處理和回放功能；

6）平臺(tái)通過(guò)USB接口與上位機(jī)進(jìn)行通信，接口符合USB2.0標(biāo)準(zhǔn)。

二、硬件設(shè)計(jì)

1、總體設(shè)計(jì)

根據(jù)系統(tǒng)功能和技術(shù)指標(biāo)要求，確定硬件總體結(jié)構(gòu)，如圖1所示。

如圖1所示，系統(tǒng)主要由3部分組成：FPGA控制電路、數(shù)字信號(hào)處理單元以及外設(shè)電路。FPGA進(jìn)行電路接口時(shí)序控制和數(shù)據(jù)緩沖；數(shù)字信號(hào)處理單元主要完成數(shù)字信號(hào)處理功能；外設(shè)電路包括USB接口電路、信號(hào)發(fā)生與采集電路以及語(yǔ)音信號(hào)控制電路。系統(tǒng)具體工作流程為：

1）通過(guò)上位機(jī)程序界面選擇數(shù)字信號(hào)處理功能，將控制命令通過(guò)USB接口發(fā)送給FPGA；

2）FPGA接收USB發(fā)送的控制命令，并傳送給DSP，按照相關(guān)指令，控制硬件通過(guò)數(shù)據(jù)采集通道和語(yǔ)音輸入通道獲得待處理數(shù)據(jù)；

3）DSP按照命令進(jìn)行相應(yīng)數(shù)據(jù)處理；

4）DSP將處理后的數(shù)據(jù)傳給FPGA，F(xiàn)PGA通過(guò)USB接口返回給上位機(jī)，如果需要通過(guò)硬件設(shè)備輸出，則控制設(shè)備輸出處理后的信號(hào)；

5）上位機(jī)程序顯示處理結(jié)果，并與仿真結(jié)果比對(duì)。

2、數(shù)字信號(hào)處理單元

2.1DSP最小系統(tǒng)設(shè)計(jì)

綜合分析片上資源、通用化程度和開(kāi)發(fā)的難易程度，數(shù)字信號(hào)處理器選擇了TI公司的C55x系列的TMS320VC5509A，一種高性能定點(diǎn)型數(shù)字信號(hào)處理芯片。它包含2個(gè)17×17乘法器，12組獨(dú)立總線，片上存儲(chǔ)器為128K×16bit，其中包括64KBytes的雙端口RAM（DRAM）和192KBytes的單端口RAM（SARAM），外設(shè)接口包括3個(gè)多通道緩存串口（McBSP）和6個(gè)DMA通道。具有低功耗、封裝小、價(jià)格低等優(yōu)點(diǎn)。在本系統(tǒng)中，DSP負(fù)責(zé)所有的運(yùn)算，是數(shù)字信號(hào)處理的硬件基礎(chǔ)，其最小系統(tǒng)是整個(gè)硬件系統(tǒng)的關(guān)鍵部分。DSP最小系統(tǒng)的設(shè)計(jì)直接關(guān)系到仿真器能否順利連接、程序能否正常下載等關(guān)鍵問(wèn)題。其主要由DSP、程序下載配置電路、時(shí)鐘電路、復(fù)位電路、供電電路和外部擴(kuò)展程序存儲(chǔ)器電路組成。

2.2程序存儲(chǔ)器設(shè)計(jì)

TMS320VC5509A內(nèi)部沒(méi)有非易失性存儲(chǔ)器，因此，要實(shí)現(xiàn)系統(tǒng)程序脫離仿真環(huán)境獨(dú)立運(yùn)行，需要在片外擴(kuò)展Flash、EPROM或者通過(guò)USB接口從上位機(jī)下載程序。在系統(tǒng)上電復(fù)位后，DSP的引導(dǎo)加載器把應(yīng)用程序從外部存儲(chǔ)器或上位機(jī)中引導(dǎo)到DSP芯片內(nèi)RAM單元或外部擴(kuò)展RAM中運(yùn)行。TMS320VC5509A自帶的Bootloader程序支持11種引導(dǎo)模式，引導(dǎo)模式的選擇是通過(guò)4個(gè)模式選擇引腳BOOTM0～3完成的?？紤]到使用的方便性和節(jié)約系統(tǒng)電路板空間，本設(shè)計(jì)選用串行E2PROM引導(dǎo)模式，外擴(kuò)Flash作為DSP的程序存儲(chǔ)器。

Flash通過(guò)McBSP0（配置為SPI）與TMS320VC5509A連接。AT25F1024是一款應(yīng)用廣泛的高性能1Mbits串行SPI閃存，接口簡(jiǎn)單、體積小，可以滿足要求。

3、外設(shè)電路設(shè)計(jì)

3.1USB通信接口設(shè)計(jì)

綜合考慮系統(tǒng)電路板的面積和實(shí)現(xiàn)的難易程度，本設(shè)計(jì)采用Cypress公司的EZ-USB FX2LP系列中的CY7C68013A實(shí)現(xiàn)USB接口。CY7C68013A是世界上第一款集成USB 2.0協(xié)議的微處理器接口控制芯片，支持12Mbps的全速以及480Mbps高速傳輸。其集成有16KB的片內(nèi)RAM、增強(qiáng)的8051微處理器、16位并行地址總線、8位數(shù)據(jù)總線、I2C總線、雙串口、4KFIFO的可配置存儲(chǔ)器以及通用可編程接口、智能串行接口引擎和USB2.0收發(fā)器。

CY7C68013A提供Slave FIFO和GPIF 2種接口模式，Slave FIFO模式是從機(jī)模式，外部控制器可以像對(duì)普通FIFO存儲(chǔ)器一樣對(duì)其多層緩沖FIFO存儲(chǔ)器進(jìn)行讀寫(xiě)；GPIF模式是主機(jī)模式，可以由軟件設(shè)置讀寫(xiě)的控制波形，靈活性很大。為了減小開(kāi)發(fā)難度，本設(shè)計(jì)采用SlaveFIFO模式，在這種模式下，與FPGA之間的控制信號(hào)如圖2所示。FPGA通過(guò)改變FIFOADR引腳電平，對(duì)其內(nèi)部FIFO進(jìn)行選擇，并通過(guò)讀取CY7C68013A的FIFO狀態(tài)引腳電平，來(lái)判斷何時(shí)讀取FIFO以及是否可以向FIFO寫(xiě)入數(shù)據(jù)。

3.2信號(hào)發(fā)生電路設(shè)計(jì)

信號(hào)發(fā)生模塊由數(shù)/模轉(zhuǎn)換電路，濾波電路以及偏置放大電路組成。為了滿足設(shè)計(jì)精度和速率要求，并節(jié)約電路板空間，數(shù)/模轉(zhuǎn)換芯片采用AD公司的12位串行數(shù)/模轉(zhuǎn)換器AD5320。AD5320為單電源供電，具有軌至軌輸出能力，參考源來(lái)自于外部電源電壓，片上集成輸出緩沖放大器，配合后置放大電路可實(shí)現(xiàn)雙極性輸出，采樣速率最大為125kHz。

采用運(yùn)算放大器AD820AR實(shí)現(xiàn)差分電路，將AD5320輸出的模擬信號(hào)與參考電壓做差分，將單極性輸出轉(zhuǎn)化為雙極性，輸出范圍為±3V，輸出電壓與輸入二進(jìn)制代碼的轉(zhuǎn)換關(guān)系為：

VOUT=VDD×（2D/4096-1）（1）

濾波電路采用可程控的集成低通濾波器，濾波器選擇目前應(yīng)用比較廣泛、控制電路簡(jiǎn)單的8階低通橢圓開(kāi)關(guān)電容濾波器MAX293，該濾波器可單/雙電源供電，可程控轉(zhuǎn)角頻率范圍0.1Hz～25kHz，過(guò)渡比f(wàn)s/f0=1.5，時(shí)鐘頻率對(duì)轉(zhuǎn)角頻率的比為100∶1，即fosc=100f0，F(xiàn)PGA根據(jù)輸出信號(hào)頻率改變MAX293的時(shí)鐘fosc來(lái)控制其轉(zhuǎn)角頻率，從而實(shí)現(xiàn)濾波。

放大電路采用差分比例運(yùn)算電路，放大器反相輸入端接偏置電路，通過(guò)調(diào)節(jié)電位器來(lái)提供直流偏置，以消除濾波器產(chǎn)生的直流偏置電壓。

3.3信號(hào)采集電路設(shè)計(jì)

選擇模/數(shù)轉(zhuǎn)換芯片時(shí)考慮的主要2個(gè)指標(biāo)是轉(zhuǎn)換速率和轉(zhuǎn)換精度。根據(jù)技術(shù)指標(biāo)要求，本設(shè)計(jì)選用AD公司的低功耗、四通道同步采樣、12位分辨率模/數(shù)轉(zhuǎn)換器AD7864。AD7864為+5V單電源供電，參考電壓+2.5V，其內(nèi)部帶有參考電源，也允許外部輸入。時(shí)鐘可由內(nèi)部時(shí)鐘或外部時(shí)鐘提供，由INT*/EXT CLK引腳電平?jīng)Q定。在使用內(nèi)部時(shí)鐘條件下，單通道采樣率最高可以達(dá)到500kHz。輸入范圍為±10V或±5V可選，輸出數(shù)據(jù)編碼為二進(jìn)制補(bǔ)碼。電路圖如圖4所示，本設(shè)計(jì)采用一二通道輸入、內(nèi)部參考源、內(nèi)部時(shí)鐘、輸入電壓范圍±5V。另外，為了增加輸入信號(hào)的驅(qū)動(dòng)能力，提高輸入阻抗，降低輸出阻抗，在A/D前端設(shè)計(jì)增加了射隨電路。

本文簡(jiǎn)單針對(duì)體積小、低功耗、成本低的數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)進(jìn)行了分析，該系統(tǒng)可以實(shí)現(xiàn)信號(hào)發(fā)生、采集，語(yǔ)音信號(hào)處理等多種功能，同時(shí)可以實(shí)現(xiàn)多種數(shù)字信號(hào)處理算法，并可采用通用USB接口實(shí)現(xiàn)與主計(jì)算機(jī)數(shù)據(jù)和命令的互傳。使用通用計(jì)算機(jī)作為控制平臺(tái)，操作簡(jiǎn)便，處理結(jié)果直觀，而且可以與仿真結(jié)果對(duì)比分析。

參考文獻(xiàn)

[1]吳強(qiáng)，任琳，張杰，李昂.快速歸一化互相關(guān)算法及DSP優(yōu)化實(shí)現(xiàn)[J].電子測(cè)量與儀器學(xué)報(bào).2011（06）.

[2]楊娟娟，黃鄉(xiāng)生，宋大杰，寧星.基于TMS320VC5509A的圖像采集處理系統(tǒng)[J].國(guó)外電子測(cè)量技術(shù).2011（06）.