程軍++何冠冠

[摘 要]隨著現(xiàn)代工業(yè)的發(fā)展，人們對數(shù)字信號的處理要求越來越高，特別是對數(shù)字信號的實時性要求提出很高的要求，但是當現(xiàn)有的信號處理器都無法達到所需要的速度時，首先想到的解決辦法是增加處理器的數(shù)目，或者是采取門陣列的方式。另一方面，隨著可編程邏輯器件技術的發(fā)展，擁有特殊并行處理能力的現(xiàn)場可編程門陣列在不管是體積、性能還是成本等方面都顯示出了無與倫比的優(yōu)勢。本文就基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)問題，進行了淺要探討。

[關鍵詞]FPGA；數(shù)字信號處理；算法研究；高效實現(xiàn)

中圖分類號：TN791 文獻標識碼：A 文章編號：1009-914X（2016）20-0275-01

FPGA（現(xiàn)場可編程門陣列）和DSP（數(shù)字信號處理芯片）發(fā)展至今已經(jīng)有了二十多年的歷史，但和DSP很早就確立數(shù)字信號處理領域的霸主地位相比，F(xiàn)PGA由于成本、功耗和性能限制，一直被使用在系統(tǒng)外圍，從最初用于膠合邏輯，到控制邏輯，再到用于數(shù)據(jù)通路，慢慢地接近系統(tǒng)的核心”。進入21世紀后，隨著90和65納米工藝的采用，F(xiàn)PGA在成本、功耗和性能上大幅改善，具備成為系統(tǒng)核心的條件；另一方面，3G和互聯(lián)網(wǎng)時代的來臨，要求復雜和大量并行處理，DSP在做并行處理時不如FPGA，這為具有強大并行處理能力的FPGA帶來了需求。正因為如此，Xilinx、Altera公司推出的多款FPGA都具備了強大的數(shù)字信號處理能力在通信、消費、嵌入式等領域，并開始行使DSP的功能。Xilinx于2008年初向市場推出的針對高性能數(shù)字信號處理而優(yōu)化的65納米virtex一5sxT現(xiàn)場可編程門陣列，最高DSP性能達到352GMAC（每秒十億次乘累加），192至660個專用18x25位DSPSlices。同時該公司又推出低成本Spartan一DsP系列新型xtremeDsP組合，可提供超過30GMAC/2200GbPs存儲器帶寬，與同類的其它高性能可配置DSP器件相比，動態(tài)功耗降低多達50%，而價格不到30美元。與此同時，Altera公司也推出了65納米低成本cyclonem系列產(chǎn)品，它含有288個數(shù)字信號處理乘法器，其性能可達260MHz，存儲器能達到4MB，適合寬帶并行處理應用，而功耗與上一代90納米CycloneH相比降低了50%。FPGA強大的并行處理能力也給水聲信號處理領域注入了新的活力。如在圖像聲納、多波束測深等系統(tǒng)中需要對幾十路甚至上百路信號進行處理，運算量十分龐大，對實時性的要求也非常高，如果利用FPGA實現(xiàn)則可能極大的減小系統(tǒng)的功耗，體積和成本。

一、FPGA的設計基礎

1、FPGA的基本構成

現(xiàn)在主要的生產(chǎn)FPGA的公司有四家，他們分別是Xilinx、Altera、Lattice、以及 Actel。但是這四家生產(chǎn)的FPGA各有特點。主要工藝有SRAM和FLASH這兩種。

（1）可編程輸入輸出單元：輸入輸出單元簡稱I/O單元，I/O單元特供了連接外接器件的引腳和內(nèi)部邏輯陣列之間的連接。I/O單元主要由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)和輸出緩沖器組成。

（2）基本可編程邏輯單元：可編程邏輯單元是FPGA的主要結(jié)構，是實現(xiàn)邏輯功能的結(jié)構，可編程邏輯單元主要由觸發(fā)器和查找表組成。

（3）嵌入式塊RAM：RAM可用作單端口和雙端口，這極大地擴展了FPGA的應用范圍和靈活性。

（4）布線資源：各種長度的連線和一些可編程連接開關，他們將各個基本可編程和輸入與輸出連接在一起，構成了各種各樣的復雜結(jié)構。

2、關于FPGA的設計流程

FPGA的設計流程主要由以下幾部分組成：設計輸入、綜合設計、適配、仿真、編程下載。

（1）設計輸入：以一定的方式將電路系統(tǒng)輸入給EDA工具，現(xiàn)在最為常用的兩種輸入方式為圖形法和文本輸入法。

（2）綜合設計：總額輸入是指把HDL語言、原理圖等設計輸入翻譯成由與、或、非、觸發(fā)器、RAM等元器件的連接，并且根據(jù)最終的目標要求將生成的連接進行優(yōu)化，輸出能夠使FPGA實現(xiàn)的標準的網(wǎng)表文件。

（3）適配：配置的用途是將生成好的網(wǎng)表文件配置到指定的目標期間之中，使之產(chǎn)生最終的的下載文件。

（4）仿真：將完成布局線后的時延信息反標到網(wǎng)表中所進行的仿真，也叫做時序仿真，簡稱后仿真。

3、高速FFT處理器設計

針對圖像聲納實時性的要求，研究了FFT處理器的三種體系結(jié)構：級聯(lián)、遞歸、陣列?？紤]到器件片內(nèi)資源和處理器性能的限制，采用了級聯(lián)和并行遞歸結(jié)構的FFT處理器。級聯(lián)結(jié)構采用了多級流水線，在節(jié)約資源的同時提高了處理速度。同時在蝶形運算中引入了CORDIC算法，提高了處理器的最高工作頻率：并行遞歸結(jié)構充分利用基四蝶形運算的特點，采用了并行和塊浮點結(jié)構，兼顧定點的高速率和浮點的高精度。此外，在通過了時序仿真的基礎上還設計了硬件測試平臺，對實時采集的數(shù)據(jù)進行FFT運算，進一步驗證了設計的正確。本文設計的兩種FFT處理器，工作在150MHz時，完成1024點FFT運算分別只需要6.83us和8.sus，達到了設計指標。

4、數(shù)字濾波器及相關器設計

數(shù)字濾波和相關器中最主要的操作是乘累加（MAC），根據(jù)所選FPGA的片內(nèi)資源，采用了有乘法器和無乘法器兩種結(jié)構。無乘法器結(jié)構采用分布式算法，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查找表和移位累加操作。針對相關運算對實時性的要求，采用了可擴展MAC的結(jié)構。此外，對相關運算的頻域?qū)崿F(xiàn)方法進行了研究，利用復數(shù)乘法與4點DFT的相似性，分時復用乘法器資源，實現(xiàn)了對資源的共享。

5、工程應用

（1）在MAC和DA方法的基礎上設計了多通道濾波器結(jié)構，為超短基線定位系統(tǒng)設計了8通道、256階、200kHz采樣率、通頻帶為8.skHz一15.skHz的帶通FIR濾波器，實際測試表明該濾波器性能良好。

（2）圖像聲納預處理模塊的實現(xiàn)。在單片EPZS6O上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送。性能良好，達到了設計要求。本文對數(shù)字信號處理算法在FPGA中的實現(xiàn)做了有益的嘗試，所設計的FFT、濾波及相關等算法均接近了IP核的效率，達到了高效實現(xiàn)的目的。通過完成圖像聲納預處理模塊的經(jīng)驗可以看出，在高速、大運算量、算法結(jié)構規(guī)整等場合選擇FPGA作為處理器，可以有效地減小系統(tǒng)的成本、體積和功耗，使得系統(tǒng)的單芯片解決方案成為可能。同時論文中還存在以下幾點不足和需要改進的地方：①FFT處理器的并行遞歸結(jié)構中，當點數(shù)N大于1024時，若仍采用單蝶形運算模塊，N點FFT運算的時間將大于N個時鐘周期，為達到高速運算的目的，有必要采用多蝶形單元并行運算。②相關運算的頻域方法僅實現(xiàn)了32點和128點，由于時間關系未能完成更高點數(shù)的運算。這些問題有待后續(xù)同學完善和提高。③圖像聲納預處理模塊僅完成了在實驗室的聯(lián)調(diào)，需要在水池做進一步的實驗。

二、結(jié)論

本文以FPGA在數(shù)字信號處理的背景下，討論了高效FFT的實現(xiàn)、相關運算與濾波器的實現(xiàn)、圖像聲吶的實現(xiàn)等 FPGA 實現(xiàn)方法的具體事項。 綜合驗證了FPGA在這些領域的應用，結(jié)果都較為理想，為以后FPGA的更廣泛的發(fā)展提供一點粗略的經(jīng)驗。

參考文獻

[1]行韶谞，段衍東，韓濤.基于FPGA的簡易數(shù)字信號傳輸性能分析系統(tǒng)[J].氣象水文海洋儀器，2012，29（3）：41-46.

[2]彭宇，姜紅蘭，楊智明等.基于DSP和FPGA的通用數(shù)字信號處理系統(tǒng)設計[J].國外電子測量技術，2013，（1）：17-21.