粟 濤， 龐志勇， 陳 暉

(中山大學(xué) 電子與信息工程學(xué)院， 廣東 廣州 510275)

“數(shù)字集成電路設(shè)計(jì)”課程教學(xué)內(nèi)容的探討

粟 濤， 龐志勇， 陳 暉

(中山大學(xué) 電子與信息工程學(xué)院， 廣東 廣州 510275)

本文探討了將專用集成電路設(shè)計(jì)技術(shù)納入微電子專業(yè)數(shù)字集成電路本科教學(xué)的重要性和可行性。分析了數(shù)字集成電路教學(xué)的現(xiàn)狀，比較了不同數(shù)字集成電路課程的教學(xué)內(nèi)容，提出一個(gè)以三門課為核心的數(shù)字集成電路教學(xué)體系。本文重點(diǎn)介紹了新的專用集成電路設(shè)計(jì)技術(shù)課，詳細(xì)描述了理論部分和實(shí)驗(yàn)部分的教學(xué)內(nèi)容及其參考資料，最后給出了課程的實(shí)施情況。

數(shù)字集成電路；教學(xué)；課程大綱

0 引言

現(xiàn)代數(shù)字集成電路追求規(guī)模大、功能多、性能強(qiáng)、成本低和功耗小。研發(fā)這樣的電路大多采用邏輯綜合和物理綜合的專用集成電路(ASIC)設(shè)計(jì)方法。目前數(shù)字集成電路領(lǐng)域的學(xué)術(shù)研究與ASIC設(shè)計(jì)流程緊密結(jié)合。無(wú)論是工業(yè)界還是學(xué)術(shù)界都要求從業(yè)人員掌握ASIC設(shè)計(jì)方法。

目前在“數(shù)字集成電路設(shè)計(jì)”及其相近的課程主要分三類。第一類主要學(xué)習(xí)數(shù)字集成電路的使用，偏重電子系統(tǒng)設(shè)計(jì)[1]。第二類主要學(xué)習(xí)硬件描述語(yǔ)言，偏重FPGA設(shè)計(jì)[2,3]。第三類主要學(xué)習(xí)數(shù)字集成電路晶體管級(jí)結(jié)構(gòu)，偏重版圖和晶體管網(wǎng)表的設(shè)計(jì)[4]。以上三類課程都比較普遍。大多數(shù)學(xué)校學(xué)生在本科階段只學(xué)到這些內(nèi)容。本科生科研和學(xué)位論文也就局限在電路板設(shè)計(jì)、FPGA設(shè)計(jì)和小規(guī)模電路設(shè)計(jì)這些方面。這些內(nèi)容顯得比較陳舊，創(chuàng)新的可能性受到很大限制。

“卓越工程師”計(jì)劃和 “研究性大學(xué)”建設(shè)都要求培養(yǎng)創(chuàng)新能力的人才。我們認(rèn)為學(xué)生應(yīng)在本科階段學(xué)習(xí)到產(chǎn)業(yè)主流相銜接的知識(shí)和方法。本科學(xué)生的科研和學(xué)位論文也應(yīng)該與研究的前沿相結(jié)合。因此有必要調(diào)整“數(shù)字集成電路設(shè)計(jì)”課程的內(nèi)容，將ASIC設(shè)計(jì)方法納入到本科教學(xué)中。

1 數(shù)字集成電路教學(xué)體系

增加新的教學(xué)內(nèi)容，需要從微電子本科教學(xué)體系著眼。在教授新內(nèi)容之前，需要確保學(xué)生掌握一些必要的予備知識(shí)。在教授新內(nèi)容之后，也應(yīng)讓學(xué)生有機(jī)會(huì)實(shí)踐這些知識(shí)和技術(shù)。

一般學(xué)生在大學(xué)二年級(jí)學(xué)完傳統(tǒng)的“數(shù)字電子技術(shù)”課程。因此，微電子本科教學(xué)體系中可以這樣安排數(shù)字集成電路的學(xué)習(xí)：在大學(xué)三年級(jí)秋時(shí)學(xué)習(xí)“數(shù)字集成電路原理”和“數(shù)字集成電路EDA技術(shù)”。四年級(jí)春學(xué)期就可學(xué)習(xí)“專用數(shù)字集成電路(ASIC)設(shè)計(jì)”。這三門課組成數(shù)字集成電路學(xué)習(xí)的核心課程。前兩門原先就有，最后一門是新課程。

這三門核心課程中，“數(shù)字集成電路原理”講述晶體管級(jí)數(shù)字電路的結(jié)構(gòu)和性能，包括工藝、延時(shí)、功耗、MOS管特性、CMOS門級(jí)電路的網(wǎng)表與版圖、傳輸門和多米諾等特殊電路族類、子電路這些內(nèi)容，這門課程讓學(xué)生了解到數(shù)字集成電路的物理結(jié)構(gòu)和電路特性。這對(duì)以后理解ASIC設(shè)計(jì)新課程中諸多概念和操作步驟很重要。

“數(shù)字集成電路EDA技術(shù)”主要講述Verilog HDL語(yǔ)言和FPGA設(shè)計(jì)方法。上半學(xué)期學(xué)習(xí)語(yǔ)言和FPGA的基本原理。下半學(xué)期使用ALTER DE2-115開發(fā)板進(jìn)行實(shí)驗(yàn)。通過(guò)此課，讓學(xué)生掌握代碼編寫和FPGA驗(yàn)證方法，學(xué)習(xí)一些較復(fù)雜電路的設(shè)計(jì)，對(duì)電路綜合有一定的印象。這些知識(shí)和技術(shù)對(duì)學(xué)習(xí)ASIC設(shè)計(jì)也是必須的。

“專用數(shù)字集成電路(ASIC)設(shè)計(jì)”這門新課程的教學(xué)目標(biāo)是讓學(xué)生掌握ASIC設(shè)計(jì)流程、現(xiàn)代數(shù)字集成電路結(jié)構(gòu)、特性和設(shè)計(jì)過(guò)程中的基本概念。要求每周3小時(shí)，在18周內(nèi)完成整個(gè)課程的學(xué)習(xí)。

鑒于微電子教學(xué)體系對(duì)高年級(jí)本科生會(huì)開設(shè)諸如創(chuàng)新技能訓(xùn)練、工程設(shè)計(jì)與實(shí)踐以及撰寫畢業(yè)論文等實(shí)訓(xùn)項(xiàng)目；此外學(xué)校和學(xué)院還提供本科生科研項(xiàng)目。在這些項(xiàng)目開展中，學(xué)生可以進(jìn)一步深入學(xué)習(xí)ASIC設(shè)計(jì)技術(shù)或使用ASIC技術(shù)設(shè)計(jì)測(cè)試芯片。此外，國(guó)家集成電路人才培養(yǎng)基地一般都有Synopsys和Cadence兩個(gè)設(shè)計(jì)平臺(tái)，供20至30名本科生同時(shí)開展ASIC設(shè)計(jì)是沒(méi)有困難的。

2 “ASIC設(shè)計(jì)”課程方案

“專用數(shù)字集成電路(ASIC)設(shè)計(jì)”整個(gè)課程分為兩部分。第一部分是理論學(xué)習(xí)，時(shí)間為前10周。第二部分是上機(jī)操作，時(shí)間為后8周。

理論課的教學(xué)內(nèi)容如表1所示。

表1 理論課內(nèi)容

理論課內(nèi)容主要覆蓋四方面的知識(shí)：①數(shù)字集成電路的重要性和趣味性；②芯片的物理結(jié)構(gòu)(系統(tǒng)級(jí)，不是晶體管的結(jié)構(gòu))；③電路的性能參數(shù)及其分析方法；④電路的設(shè)計(jì)流程的步驟及其原理。

內(nèi)容詳列為九章：第一章包含各種歷史事件、重要專利論文和產(chǎn)業(yè)統(tǒng)計(jì)數(shù)字。這些信息需要經(jīng)過(guò)大量的調(diào)研才能獲得。第二、三和四章的內(nèi)容來(lái)自Synopsys的用戶手冊(cè)[5]。很明顯，這些內(nèi)容與前兩門核心課程中描述的有明顯區(qū)別。第五章的內(nèi)容來(lái)自代工廠提供的內(nèi)核與IO工藝庫(kù)文件[6]。第六章的內(nèi)容可從科研論文和教科書中獲得[7]。第七、八和九章內(nèi)容是結(jié)合Synopsys的用戶手冊(cè)和集成電路電子設(shè)計(jì)自動(dòng)化資料組織起來(lái)的[8-10]。算法部分僅講基礎(chǔ)知識(shí)，參照文獻(xiàn)[11]。

實(shí)驗(yàn)課由七個(gè)模塊組成，如表2所示。七個(gè)模塊要按章的順序做完。整個(gè)實(shí)驗(yàn)課花費(fèi)8周時(shí)間。每個(gè)模塊一周。另留出一周時(shí)間補(bǔ)遺。

表2 實(shí)驗(yàn)課內(nèi)容

實(shí)驗(yàn)課的設(shè)計(jì)對(duì)象是一個(gè)串行算術(shù)計(jì)算電路。要求設(shè)計(jì)的電路芯片包括一個(gè)電源引腳、一個(gè)接地引腳、一個(gè)數(shù)據(jù)輸入引腳、一個(gè)數(shù)據(jù)輸出引腳和一對(duì)晶振引腳。內(nèi)核電路的RTL代碼予先已經(jīng)準(zhǔn)備好。學(xué)生需要通過(guò)上述七個(gè)實(shí)驗(yàn)?zāi)K設(shè)計(jì)出芯片版圖并完成驗(yàn)證。實(shí)驗(yàn)使用了中芯國(guó)際130納米混合信號(hào)工藝設(shè)計(jì)庫(kù)。

整個(gè)實(shí)驗(yàn)課本質(zhì)上是修改版的基于Synopsys Galaxy平臺(tái)的工業(yè)級(jí)設(shè)計(jì)流程。具體修改如下。首先是裁剪，避免無(wú)新意的重復(fù)。其次是形式驗(yàn)證只做一次，僅在邏輯綜合后做，物理綜合后不做。VCS仿真只做兩次，在邏輯綜合后不做。然后是調(diào)整，與實(shí)際相結(jié)合。工業(yè)界廣泛使用明導(dǎo)公司的Calibre進(jìn)行物理驗(yàn)證，因此實(shí)驗(yàn)課沒(méi)有使用Synopsys的IC Validator進(jìn)行物理驗(yàn)證。最后是模塊化，目的是降低實(shí)驗(yàn)難度。在設(shè)計(jì)流程上七個(gè)模塊是一環(huán)接一環(huán)，假如一個(gè)模塊通不過(guò)，則后面的模塊無(wú)法做。實(shí)驗(yàn)將各個(gè)模塊獨(dú)立化。事先為每個(gè)模塊提供了獨(dú)立標(biāo)準(zhǔn)的原始文檔。這樣即使前面的實(shí)驗(yàn)沒(méi)做好，后面的實(shí)驗(yàn)也不受影響。

在實(shí)驗(yàn)過(guò)程中，學(xué)生主要依靠用戶手冊(cè)來(lái)學(xué)習(xí)操作工具的使用細(xì)節(jié)。此外還可參考培訓(xùn)資料[11]。

課程的考核方式為實(shí)驗(yàn)報(bào)告和期末考試。實(shí)驗(yàn)報(bào)告由實(shí)驗(yàn)原理、實(shí)驗(yàn)步驟、實(shí)驗(yàn)結(jié)果和問(wèn)題解答四部分組成。期末考試采用閉卷問(wèn)卷形式，內(nèi)容覆蓋理論課知識(shí)(60%)和實(shí)驗(yàn)課知識(shí)(40%)。

3 結(jié)語(yǔ)

將專用集成電路設(shè)計(jì)方法納入本科教學(xué)能夠明顯增強(qiáng)學(xué)生在數(shù)字集成電路設(shè)計(jì)方面的知識(shí)和能力，并使產(chǎn)業(yè)和學(xué)術(shù)前沿銜接。

從2011年開始，我們將“專用數(shù)字集成電路設(shè)計(jì)”課程引入微電子專業(yè)本科教學(xué)。前三年作為選修課，從2015年開始正式確立為必修課。2015年便有65名學(xué)生學(xué)習(xí)了此課程。

從實(shí)驗(yàn)課現(xiàn)場(chǎng)和提交實(shí)驗(yàn)報(bào)告的情況來(lái)看，所有學(xué)生都可按時(shí)完成七個(gè)模塊的實(shí)驗(yàn)。在期末閉卷考試結(jié)果中，實(shí)驗(yàn)知識(shí)的平均正確率為76%，理論知識(shí)的平均正確率為72%(正確率為實(shí)際得分與滿分的比值)綜合平時(shí)成績(jī)與期末考試成績(jī)，總評(píng)平均分為81分。

總體上說(shuō)來(lái)，經(jīng)過(guò)授課和實(shí)驗(yàn)，學(xué)生對(duì)ASIC設(shè)計(jì)方法有了相當(dāng)?shù)牧私?。盡管有些學(xué)生對(duì)某些細(xì)節(jié)的記憶和理解還不準(zhǔn)確，如有高于20%錯(cuò)誤率，考慮到工業(yè)和科研實(shí)踐過(guò)程是一個(gè)螺旋過(guò)程，上述缺陷在現(xiàn)實(shí)中可被彌補(bǔ)。2015年期末閉卷考試平均正確率在90%以上的學(xué)生有8人。這些學(xué)生對(duì)ASIC設(shè)計(jì)技術(shù)掌握較好，有一定的實(shí)戰(zhàn)能力。這相當(dāng)于為一個(gè)中型IC設(shè)計(jì)公司培養(yǎng)了一支ASIC設(shè)計(jì)團(tuán)隊(duì)。部分完成課程學(xué)習(xí)的學(xué)生參加了學(xué)院的研究項(xiàng)目，他們?yōu)轫?xiàng)目組設(shè)計(jì)測(cè)試芯片，并作相關(guān)數(shù)據(jù)分析。這些都說(shuō)明本課的教學(xué)目標(biāo)已經(jīng)達(dá)到。

[1] 龍忠琪編. 數(shù)字集成電路教程(第二版)[M].北京: 科學(xué)出版社，2015

[2] 夏宇聞 著. Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第三版)[M].北京：北京航空航天大學(xué)出版社，2015

[3] 王金明等 著. EDA技術(shù)與Verilog HDL設(shè)計(jì)[M].北京: 電子工業(yè)出版社，2013

[4] 拉貝艾 著，周潤(rùn)德 譯. 數(shù)字集成電路--電路、系統(tǒng)與設(shè)計(jì)(第二版)[M].北京: 電子工業(yè)出版社，2010

[5] Synopsys. Library Compiler User Guide [EB/OL]. https://sso.synopsys.com/，2015

[6] 中芯國(guó)際. 設(shè)計(jì)庫(kù) [EB/OL]. https://service.smics.com/，2015

[7] 凱斯琳 著，張盛等 譯. 數(shù)字集成電路設(shè)計(jì)：從VLSI體系結(jié)構(gòu)到CMOS制造 [M]. 北京: 人民郵電出版社，2011

[8] G. Hachtel等 著. Logic Synthesis and Optimization [M].New York: Kluwer，2002

[9] A Kahng等 著. VLSI Physical Design: From Graph Partitioning to Timing Closure [M].New York: Springer，2011

[10] R. Rutenbar. The first EDA MOOC: Teaching design automation to planet earth [C]，1-7頁(yè): 51st ACM/EDAC/IEEE Design Automation Conference，San Francisco，2015

[11] 虞希清 著. 專用集成電路設(shè)計(jì)實(shí)用教程[M].杭州: 浙江大學(xué)出版社，2013

A Discussion on the Content of Digital Integrated Circuits Design Course

SU Tao, PANG Zhi-yong, CHEN Hui

(SchoolofElectronicsandInformationTechnology,SunYat-senUniversity,Guangzhou510275,China)

This paper discusses the importance and feasibility of teaching ASIC Design method in Digital Integrated Circuit (DIC) course of undergraduate Microelectronics program. The paper analyzes the current conditions of DIC teaching in China, and compares the course contents of different DIC course. Based on the collected materials, the author suggests a DIC teaching system which includes three core courses. A new course titled Design Techniques of Digital ASIC is introduced. Theoretical topics and experimental projects covered by the course are thoroughly explained in the paper. Teaching resources are given. In the last part, the author presents the result of course implementation in the microelectronics undergraduate program.

digital integrated circuits；teaching；course syllabus

2015-09-10;

2016-01-14 基金：中山大學(xué)實(shí)驗(yàn)教學(xué)研究(改革)項(xiàng)目基金(項(xiàng)目號(hào)：YJ201330)

粟 濤(1977-),男，博士，講師，主要從事集成電路設(shè)計(jì)教學(xué)和研究工作,E-mail：sutao@mail.sysu.edu.cn 龐志勇(1975-)，男，博士，工程師，主要從事集成電路設(shè)計(jì)教學(xué)和研究工作,E-mail：stspzy@mail.sysu.edu.cn 陳 暉(1978-)，男，博士，講師，主要從事集成電路設(shè)計(jì)教學(xué)和研究工作,E-mail：chhui3@mail.sysu.edu.cn

G642.3

A

1008-0686(2016)04-0030-03