廖小平，高 亮

（無錫中微高科電子有限公司，江蘇 無錫　214035）

?

疊層芯片引線鍵合技術(shù)在陶瓷封裝中的應(yīng)用

廖小平，高 亮

（無錫中微高科電子有限公司，江蘇 無錫214035）

摘 要：隨著集成電路封裝技術(shù)朝著高密度封裝方向發(fā)展，同時基于系統(tǒng)產(chǎn)品不斷多功能化的需求，出現(xiàn)了疊層封裝技術(shù)。介紹了芯片疊層封裝的傳統(tǒng)引線封裝結(jié)構(gòu)，詳細(xì)闡述了一種新型的芯片十字交叉型疊層封裝結(jié)構(gòu)，并結(jié)合這種封裝結(jié)構(gòu)在陶瓷封裝工藝中的應(yīng)用進(jìn)行了具體實施與探討，并進(jìn)行了引線鍵合可靠性考核試驗。通過試驗研究表明疊層芯片引線鍵合技術(shù)也可廣泛應(yīng)用于陶瓷封裝產(chǎn)品中。

關(guān)鍵詞：疊層芯片；懸空鍵合；低弧鍵合；3D封裝

1　引言

陶瓷封裝是以陶瓷材料為基體、以柯伐合金為蓋板進(jìn)行封接的氣密性封裝，由于氣密性好，封裝體具有很高的可靠性，同時還可實現(xiàn)多信號、地和電源層結(jié)構(gòu)，并具有對復(fù)雜的器件進(jìn)行一體化封裝的能力。陶瓷基板技術(shù)也已經(jīng)達(dá)到一百多層布線的能力，可以將無源器件如電阻、電容、電感等都集成在陶瓷基板上，實現(xiàn)高密度封裝。它的散熱性也很好。陶瓷封裝由于其卓越性能，在航空航天及大型計算機(jī)等眾多領(lǐng)域都有廣泛的應(yīng)用。

近年來，國產(chǎn)化航空航天電子產(chǎn)品對更高性能、更低功耗的不斷增長需求推動國產(chǎn)化微電子陶瓷封裝向密度更高的三維封裝方式發(fā)展，三維封裝不但提高了封裝密度，而且也減小了芯片之間互連導(dǎo)線的長度，從而提高了器件的運行速度，而且通過多層封裝還可以實現(xiàn)器件的多功能化。芯片疊層封裝就是一種得到廣泛應(yīng)用的三維封裝技術(shù)。初級的3D芯片疊層封裝就是把多個芯片在垂直方向上累疊起來，利用傳統(tǒng)的引線封裝結(jié)構(gòu)，然后再進(jìn)行封裝。其傳統(tǒng)的引線封裝結(jié)構(gòu)主要有2種：一種是金字塔型的疊層封裝，使用大小不同的芯片，上層芯片的面積要小于下層，這樣下層芯片表面就有足夠的面積和空間可以用來進(jìn)行引線鍵合；另一種是使用大小相同的芯片，通過在上下層芯片之間加入一層墊片以便于下層芯片的引線鍵合，墊片是一塊面積比上下層芯片小的普通硅片[1～5]。

但是在進(jìn)行多芯片疊層時, 也并非所有的芯片疊層方案都可以用以上兩種封裝結(jié)構(gòu)實施，在此基礎(chǔ)上發(fā)展了一種十字交叉型的疊層封裝。本文就十字交叉型疊層封裝技術(shù)在陶瓷封裝工藝中的應(yīng)用進(jìn)行了試驗驗證和討論。

2　疊層芯片的引線鍵合

2.1鍵合材料的準(zhǔn)備

為驗證十字交叉型疊層封裝技術(shù)是否可應(yīng)用于陶瓷封裝工藝中，采用鍍金硅片代替裸芯片，通過設(shè)計5種不同尺寸（4 mm×3 mm，4 mm×2 mm，3 mm× 2 mm，3 mm×1.5 mm，2 mm×1 mm）的鍍金硅片，選擇CQFP240陶瓷外殼，芯片疊層5層，鍵合絲采用賀力氏(常熟)有限公司生產(chǎn)的Φ30 μm HD2的金絲。

2.2試驗方法

本項目采用磨削設(shè)備把硅片減薄到150 μm，采用表面蒸鍍設(shè)備對硅片表面進(jìn)行金屬化，然后采用切割設(shè)備把硅片劃成5種不同的規(guī)格，尺寸分別為4 mm× 3 mm，4 mm×2 mm，3 mm×2 mm，3 mm×1.5 mm，2 mm×1 mm，用絕緣膠進(jìn)行貼片，然后經(jīng)過150℃、1 h固化，采用超聲金絲球焊機(jī)進(jìn)行鍵合，鍵合過程中采用高純氧化鋁制作的陶瓷劈刀（美國SPT公司生產(chǎn)），將直徑為30 μm的金絲（常熟賀力氏有限公司生產(chǎn)，拉斷力大于11 g）鍵合到鍍金硅片上。通過重復(fù)貼片工藝和鍵合工藝進(jìn)行硅片的十字交叉型疊層鍵合。

其詳細(xì)的工藝流程如圖1。

鍵合可靠性試驗采用Dage4000微測試儀，測量經(jīng)過300℃、1 h烘烤前和經(jīng)過300℃、1 h烘烤后的金絲抗拉強(qiáng)度和金球抗剪強(qiáng)度來表征其鍵合可靠性，測試?yán)^位置位于每根線的最高點下方即弧線最高點的下方。

2.3鍵合工藝參數(shù)

十字交叉型疊層芯片的成功有引線鍵合，其鍵合工藝參數(shù)的正確應(yīng)用起到至關(guān)重要的作用，如線弧高度、控制線弧形狀參數(shù)、鍵合壓力、控制外懸芯片引線鍵合參數(shù)等。

圖1　十字交叉型疊層封裝工藝流程圖

由于芯片厚度的降低和疊層芯片層數(shù)的增加，十字交叉型疊層芯片引線鍵合技術(shù)涉及到低線弧鍵合技術(shù)，而傳統(tǒng)的引線鍵合技術(shù)形成的線弧高度一般在200 μm左右，難以滿足疊層芯片的低線弧鍵合需求。目前，采用反向拱絲鍵合技術(shù)可以成功實現(xiàn)線弧高度為50 μm的引線鍵合，如圖2。為了使傳統(tǒng)的拱絲能滿足低線弧的要求，通過調(diào)整線弧形狀可以起到一定的作用。

圖2　低線弧引線鍵合SEM照片

十字交叉型疊層芯片引線鍵合技術(shù)還涉及到外懸芯片鍵合技術(shù), 而傳統(tǒng)的引線鍵合技術(shù)根本無法解決外懸芯片的鍵合，其在鍵合過程中芯片邊緣的彈性作用易導(dǎo)致外懸芯片碎裂、線弧不穩(wěn)定、球形不一致和鍵合不上的問題。目前，采用控制并優(yōu)化外懸芯片引線鍵合參數(shù)的方法可以解決這一問題，芯片堆疊5層的引線鍵合SEM照片如圖3所示。

圖3　芯片疊層5層的引線鍵合SEM照片

2.4鍵合質(zhì)量檢驗

（1）鍵合點形變檢查，對鍵合完畢的電路在顯微鏡下進(jìn)行形變檢查，疊層芯片和單芯片鍵合的電路其形變滿足GJB548B-2005方法內(nèi)部目檢的要求，如圖4所示。

圖4　外懸引線鍵合的焊點形變SEM照片

（2）鍵合弧線外觀質(zhì)量檢測，對鍵合完畢的電路在顯微鏡下進(jìn)行弧線外觀質(zhì)量檢查，檢測結(jié)果正常，如圖3所示。

（3）鍵合完畢后進(jìn)行鍵合引線拉力強(qiáng)度測試，疊層芯片鍵合的引線拉力測試結(jié)果均滿足GJB548B-2005方法2011.1的要求。

（4）鍵合完畢后進(jìn)行金球抗剪強(qiáng)度測試（金球直徑約80 μm），根據(jù)EIA/JESD22-B116球壓焊的破壞性剪切試驗方法，引線的金球抗剪強(qiáng)度最小測試值為35 g，均合格。

3　疊層芯片的引線鍵合可靠性試驗

可靠性考核的試驗條件如表1所示。

表1　絕緣引線鍵合電路可靠性試驗條件

圖5　300℃、1 h烘烤前后的疊層樣品引線拉力值對比圖

為了進(jìn)一步驗證鍵合的可靠性情況，進(jìn)行300℃、1 h烘烤試驗，試驗后進(jìn)行了引線鍵合拉力測試，測試結(jié)果如圖5。從圖中看出，烘烤后引線拉力值并沒有出現(xiàn)明顯的下降，拉力值均在10 g以上。從以上試驗結(jié)果分析，通過疊層芯片有引線鍵合的電路能夠通過相關(guān)可靠性考核試驗，能夠解決低線弧鍵合的技術(shù)難題，并防止鍵合引線產(chǎn)生“塌線”現(xiàn)象，還能夠解決外懸芯片鍵合過程中芯片易碎、線弧不穩(wěn)定、球形不一致和鍵合不上等問題。

4　總結(jié)

傳統(tǒng)的引線鍵合技術(shù)在系統(tǒng)產(chǎn)品不斷多功能化的需求及三維封裝發(fā)展趨勢的推動下，出現(xiàn)了疊層芯片引線鍵合技術(shù)。由于疊層封裝的產(chǎn)品具有功能更多、性能更好、速度更快、功耗更低等優(yōu)勢，相信隨著技術(shù)的進(jìn)步及成本的降低，疊層封裝產(chǎn)品的應(yīng)用將涉及到各個領(lǐng)域，不僅僅局限于應(yīng)用廣泛的消費類產(chǎn)品，同時還將覆蓋尖端科技產(chǎn)品，并在陶瓷封裝領(lǐng)域得到廣泛應(yīng)用。

參考文獻(xiàn)：

[1] 孫宏偉.疊層芯片封裝技術(shù)與工藝探討[J]. 電子工業(yè)專用設(shè)備，2006，136: 65-74.

[2] Li X, Wang J, Zhao L Y. The investigation of board-level vibration for the stacked memory device[C]. ICEPT Conference, 2014.

[3] GJB-548B. Test methods and procedures for microelectronic device[S]. 2005.

[4] Pang J W, Wang J, Zhao L Y. Study on the board-level drop test of the stacked memory device by FEA[C]. ICEPT Conference, 2014.

[5] Liu D S, Chao Y C, Wang C H. Study of wire bonding looping formation in the electronic packaging process using the three-dimensional finite element method[J]. Finite Elements in Analysis and Design, 2004, 40(3) : 263-286.

廖小平（1986—），男，江西宜春人，碩士，現(xiàn)主要從事集成電路封裝技術(shù)研究與應(yīng)用工作。

Application of Wire Bonding of Multi-Stack Die in the Ceramic Package

LIAO Xiaoping, GAO Liang
（Wuxi Zhongwei High-Tech Electronics Co., Ltd. Wuxi 214035, China）

Abstract:With the development of the integrated circuit packaging technology towards the direction of high density packaging, and based on the requirement of more functional system products, which have been promoting the development of multi-stack package. In this paper, the traditional typical stacked chip packages are introduced. A cross type which is a new type of stacked chip package is described in detail. The cross type application in the ceramic packaging technology is discussed, and the reliability test of wire bonding is also researched. According to the study conclusion, the technology of wire bonding of multi-stack die also can be widely used in the ceramic packaging products.

Keywords:multi-stack die; wire bonding on overhang; low profile wire bonding; 3D package

作者簡介：

收稿日期：2015-11-26

中圖分類號：TN305.94

文獻(xiàn)標(biāo)識碼:A

文章編號：1681-1070（2016）02-0005-04