趙 彬，易寧寧，鄭 斐，魏艷艷

(1.中航工業(yè)西安航空計(jì)算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計(jì)航空科技重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710068；3.西安翔騰微電子科技有限公司，陜西 西安 710068)

航電1394總線(xiàn)節(jié)點(diǎn)設(shè)計(jì)實(shí)現(xiàn)*

趙 彬1，2，易寧寧3，鄭 斐1，2，魏艷艷1，2

(1.中航工業(yè)西安航空計(jì)算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計(jì)航空科技重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710068；3.西安翔騰微電子科技有限公司，陜西 西安 710068)

機(jī)載總線(xiàn)節(jié)點(diǎn)接口模塊作為系統(tǒng)總線(xiàn)網(wǎng)絡(luò)的接入節(jié)點(diǎn)，其功能性能的完備性、可靠性對(duì)于總線(xiàn)網(wǎng)絡(luò)系統(tǒng)的構(gòu)建有著至關(guān)重要的作用。1394總線(xiàn)作為新一代飛機(jī)航空電子系統(tǒng)的網(wǎng)絡(luò)傳輸總線(xiàn)，其節(jié)點(diǎn)模塊設(shè)計(jì)的重要性不言而喻，以1394總線(xiàn)協(xié)議為依據(jù)，結(jié)合總線(xiàn)系統(tǒng)的需求背景，設(shè)計(jì)了一種航電1394總線(xiàn)節(jié)點(diǎn)接口模塊。該模塊基于標(biāo)準(zhǔn)化、通用化的設(shè)計(jì)思想，提取用戶(hù)共性需求，結(jié)合1394總線(xiàn)協(xié)議層次結(jié)構(gòu)，確定最終的產(chǎn)品架構(gòu)?？偩€(xiàn)節(jié)點(diǎn)功能設(shè)計(jì)中采用 CC/RN/BM一體化設(shè)計(jì)，提供 PCI/PCIE主機(jī)接口，支持 S100B/S200B/S400B可配置總線(xiàn)通信速率，設(shè)計(jì)靈活，為用戶(hù)提供標(biāo)準(zhǔn)軟硬件接口，有效降低了設(shè)計(jì)、維護(hù)成本。

1394總線(xiàn)；AS5643協(xié)議；航電1394總線(xiàn)節(jié)點(diǎn)

0 引言

1394總線(xiàn)主要由機(jī)載網(wǎng)絡(luò)接口子卡連接組成，航電1394總線(xiàn)節(jié)點(diǎn)產(chǎn)品為主機(jī)使用1394網(wǎng)絡(luò)通信服務(wù)提供軟、硬件接口，完成主機(jī)設(shè)備與1394總線(xiàn)間的信息交互能力，實(shí)現(xiàn)對(duì)1394總線(xiàn)網(wǎng)絡(luò)系統(tǒng)運(yùn)行的集中管理、時(shí)統(tǒng)控制、網(wǎng)絡(luò)結(jié)構(gòu)維護(hù)和網(wǎng)絡(luò)數(shù)據(jù)通信功能，滿(mǎn)足任務(wù)系統(tǒng)對(duì)1394網(wǎng)絡(luò)的需求。該節(jié)點(diǎn)采用標(biāo)準(zhǔn)化、通用化及軟硬件協(xié)同的設(shè)計(jì)思路，由驅(qū)動(dòng)軟件和 FPGA邏輯共同實(shí)現(xiàn)SAE AS5643協(xié)議要求的CC、RN、BM一體化功能，提供PCI和PCIE兩種主機(jī)接口，支持S100B/S200B/S400B總線(xiàn)通信速率，并通過(guò)電氣特性驗(yàn)證及可靠性與環(huán)境試驗(yàn)驗(yàn)證，滿(mǎn)足高可靠性機(jī)載環(huán)境使用的需求。

本文從硬件、邏輯構(gòu)架和軟件三方面詳細(xì)介紹了航電1394總線(xiàn)節(jié)點(diǎn)的設(shè)計(jì)與實(shí)現(xiàn)過(guò)程，并通過(guò)網(wǎng)絡(luò)驗(yàn)證平臺(tái)對(duì)節(jié)點(diǎn)功能、性能進(jìn)行驗(yàn)證。

1 節(jié)點(diǎn)設(shè)計(jì)

航電1394總線(xiàn)節(jié)點(diǎn)作為接入總線(xiàn)系統(tǒng)中的通用1394通信模塊，具備航電系統(tǒng)CC/RN/BM角色，實(shí)現(xiàn)1394總線(xiàn)網(wǎng)絡(luò)的控制、數(shù)據(jù)傳輸?shù)裙δ堋Ｆ湓O(shè)計(jì)遵循航空電子通信系統(tǒng)的層次結(jié)構(gòu)劃分（見(jiàn)圖1），實(shí)現(xiàn)了系統(tǒng)物理層、數(shù)據(jù)鏈路層、傳輸層和驅(qū)動(dòng)層的功能，其中，物理層與數(shù)據(jù)鏈路層由硬件實(shí)現(xiàn)，傳輸層(AS5643協(xié)議)通過(guò)可編程邏輯實(shí)現(xiàn)，應(yīng)用軟件和驅(qū)動(dòng)軟件駐留在上位機(jī)中，應(yīng)用軟件與特定的子系統(tǒng)有關(guān)，通過(guò)調(diào)用驅(qū)動(dòng)軟件實(shí)現(xiàn)子系統(tǒng)功能要求。

圖1 Mil-1394通信系統(tǒng)層次結(jié)構(gòu)

1.1 硬件設(shè)計(jì)

航電1394總線(xiàn)節(jié)點(diǎn)硬件設(shè)計(jì)采用標(biāo)準(zhǔn)化、通用化及軟硬件協(xié)同的設(shè)計(jì)思路，實(shí)現(xiàn)了CC/RN/BM功能統(tǒng)一設(shè)計(jì)，提供標(biāo)準(zhǔn) PCI及 PCIE主機(jī)接口，具有1394總線(xiàn)AS5643協(xié)議解析、1394電氣信號(hào)驅(qū)動(dòng)和消息存儲(chǔ)功能。其主要硬件結(jié)構(gòu)設(shè)計(jì)如圖2所示。

圖2 硬件結(jié)構(gòu)示意圖

節(jié)點(diǎn)設(shè)計(jì)采用FPGA邏輯實(shí)現(xiàn) AS5643協(xié)議處理功能，完成應(yīng)用系統(tǒng)與主機(jī)接口連接。其中1394接口信號(hào)經(jīng)過(guò)變壓器耦合方式輸出，每個(gè)節(jié)點(diǎn)對(duì)外提供 3個(gè)端口，端口符合 IEEE1394B規(guī)范要求，支持 S100、S200和S400 3種傳輸速率；1394鏈路層功能和1394物理層功能分別由符合協(xié)議規(guī)范的接口集成電路實(shí)現(xiàn)；提供4路離散量輸出信號(hào)和4路離散量輸入信號(hào)，用于搶權(quán)控制和功能擴(kuò)展；配置1片 4 Mbit Flash存儲(chǔ)器，用于存儲(chǔ)總線(xiàn)配置表[1]。

各主要模塊功能如下：

(1)主機(jī)接口電路模塊：主機(jī)接口可以采用32 bit/33 MHz工作方式PCI接口；也可以提供兼容PCIe1.1的1x規(guī)格、高速2.5 Gb/s接口。采用主機(jī)提供的二級(jí)直流電源(+5 V)，經(jīng)過(guò)電壓轉(zhuǎn)換器件產(chǎn)生 3.3 V、2.5 V、1.8 V、1.2 V、1 V等各種電壓，滿(mǎn)足不同功能電路使用。

(2)時(shí)鐘電路模塊：主要由FPGA時(shí)鐘使用單端輸出的30 MHz晶振提供，便于邏輯功能分區(qū)實(shí)現(xiàn)。1394物理層時(shí)鐘按照協(xié)議規(guī)范，可選晶振或晶體提供49.152 MHz時(shí)鐘信號(hào)輸入。

(3)復(fù)位電路模塊：復(fù)位電路可根據(jù)實(shí)際的復(fù)位時(shí)間要求進(jìn)行選擇，節(jié)點(diǎn)設(shè)計(jì)包含兩個(gè)復(fù)位：復(fù)位一為確保FPGA邏輯加載在全局復(fù)位結(jié)束前完成，采用監(jiān)控芯片實(shí)現(xiàn)電壓控制和復(fù)位輸出；復(fù)位二為滿(mǎn)足單一復(fù)位時(shí)間要求，采用 RC復(fù)位電路與施密特反相器配合消抖實(shí)現(xiàn)總線(xiàn)物理層接口復(fù)位。

1.2 邏輯設(shè)計(jì)

FPGA邏輯結(jié)構(gòu)設(shè)計(jì)主要集成了主機(jī)接口模塊和AS5643協(xié)議處理模塊兩部分，其功能框圖如圖3所示[2]。主機(jī)接口模塊是主機(jī)與AS5643協(xié)議處理模塊進(jìn)行數(shù)據(jù)交互的接口，實(shí)現(xiàn)主機(jī)對(duì)AS5643協(xié)議處理模塊所有資源的訪(fǎng)問(wèn)。

圖3 AS5643協(xié)議處理模塊功能框圖

AS5643協(xié)議處理單元模塊是 FPGA邏輯設(shè)計(jì)的主要實(shí)現(xiàn)單元，該模塊采用 CC/RN/BM節(jié)點(diǎn)一體化設(shè)計(jì)，完成主機(jī)與鏈路層接口芯片之間的通信， 實(shí)現(xiàn)了AS5643協(xié)議定義的總線(xiàn)同步、總線(xiàn)通信、總線(xiàn)系統(tǒng)容錯(cuò)等關(guān)鍵技術(shù)，支持 S100B、S200B或S400B模式通信。

FPGA邏輯結(jié)構(gòu)采用共享主機(jī)存儲(chǔ)工作方式，具備DMA引擎，實(shí)現(xiàn)數(shù)據(jù)在FPGA雙口與主機(jī)RAM之間的高速搬移；提供片內(nèi)DPRAM存儲(chǔ)配置表信息，最大支持收發(fā)各128條消息，根據(jù)總線(xiàn)配置表進(jìn)行消息調(diào)度；消息負(fù)載長(zhǎng)度可配置，S100B模式下支持最大 512 B，S400B模式下最大 2 KB。

1.3 軟件設(shè)計(jì)

節(jié)點(diǎn)軟件由應(yīng)用軟件和驅(qū)動(dòng)軟件組成。驅(qū)動(dòng)軟件主要完成主機(jī)端與1394節(jié)點(diǎn)之間的數(shù)據(jù)交互，是主機(jī)應(yīng)用層與AS5643邏輯的中間層，提供API接口函數(shù)給上層應(yīng)用調(diào)用，將應(yīng)用層和硬件與邏輯之間的交互分開(kāi)[3]。上層應(yīng)用軟件與特定的子系統(tǒng)有關(guān)，應(yīng)用軟件通過(guò)調(diào)用驅(qū)動(dòng)軟件實(shí)現(xiàn)節(jié)點(diǎn)功能。軟件體系結(jié)構(gòu)如圖4所示。

圖4 軟件設(shè)計(jì)的體系結(jié)構(gòu)關(guān)系圖

驅(qū)動(dòng)軟件作為主機(jī)訪(fǎng)問(wèn)1394接口子卡硬件資源和數(shù)據(jù)收發(fā)的接口，主要實(shí)現(xiàn)1394B總線(xiàn)數(shù)據(jù)通信和網(wǎng)絡(luò)管理，可提供對(duì)1394節(jié)點(diǎn)內(nèi)程序的調(diào)度，對(duì)1394節(jié)點(diǎn)狀態(tài)的報(bào)告等處理，由主機(jī)應(yīng)用層軟件進(jìn)行調(diào)用。軟件采用CC/RN/BM節(jié)點(diǎn)功能兼容設(shè)計(jì)，支持VxWorks、ACoreOS、ACoreOS653等多種操作系統(tǒng)環(huán)境。

驅(qū)動(dòng)軟件按功能模塊分為設(shè)備管理模塊、消息控制模塊、網(wǎng)絡(luò)管理模塊、時(shí)統(tǒng)管理模塊和中斷處理模塊等，如圖5所示。

圖5 驅(qū)動(dòng)軟件接口

節(jié)點(diǎn)軟件實(shí)現(xiàn)首先完成主機(jī)接口初始化，實(shí)現(xiàn)板卡資源的訪(fǎng)問(wèn)、狀態(tài)及信息的控制與讀取。其次上層應(yīng)用軟件通過(guò)調(diào)用驅(qū)動(dòng)軟件實(shí)現(xiàn)1394節(jié)點(diǎn)功能，包括按照系統(tǒng)需求設(shè)置節(jié)點(diǎn)角色、網(wǎng)絡(luò)工作模式及加載系統(tǒng)配置表進(jìn)行邏輯內(nèi)部寄存器配置等來(lái)完成正常的網(wǎng)絡(luò)管理及數(shù)據(jù)通信。即 CC節(jié)點(diǎn)能夠正確獲取網(wǎng)絡(luò)控制權(quán)，處理網(wǎng)絡(luò)節(jié)點(diǎn)狀態(tài)，發(fā)布網(wǎng)絡(luò)時(shí)間，發(fā)送和接收異步流消息；RN節(jié)點(diǎn)能夠發(fā)送上下網(wǎng)請(qǐng)求，獲取網(wǎng)絡(luò)時(shí)鐘，發(fā)送和接收異步流消息[4]。軟件流程如圖6所示。

2 技術(shù)優(yōu)勢(shì)

與其他總線(xiàn)節(jié)點(diǎn)相比，該設(shè)計(jì)實(shí)現(xiàn)的總線(xiàn)節(jié)點(diǎn)主要技術(shù)優(yōu)點(diǎn)如下：

(1)提出了 PCI/PCIE接口復(fù)用設(shè)計(jì)電路，滿(mǎn)足多種主機(jī)接口需求；

(2)產(chǎn)品功耗較低(不大于 6 W)，體積小(68mm×68mm），重量輕(不超過(guò) 60 g)，可靠性高，使得產(chǎn)品應(yīng)用范圍更廣，滿(mǎn)足機(jī)載及地面環(huán)境下的多重應(yīng)用需求；

(3)針對(duì)機(jī)載總線(xiàn)傳輸高可靠要求，按照S100B、S200B、S400速率下的電氣特性指標(biāo)，完成1394接口物理層信號(hào)完整性分析、設(shè)計(jì)及驗(yàn)證，有效地提高了總線(xiàn)信號(hào)傳輸質(zhì)量，保障了數(shù)據(jù)傳輸可靠性；

(4)實(shí)現(xiàn)按照預(yù)分配的偏移時(shí)刻定時(shí)發(fā)送的事件消息，實(shí)現(xiàn) Mil-1394總線(xiàn)網(wǎng)絡(luò)管理、網(wǎng)絡(luò)時(shí)統(tǒng)以及流數(shù)據(jù)傳輸?shù)姆椒半娐罚?/p>

(5)為提高產(chǎn)品的應(yīng)用靈活性，在軟件、邏輯、硬件設(shè)計(jì)中首次采用CC/RN/BM一體化設(shè)計(jì)；

(6)設(shè)計(jì)實(shí)現(xiàn)了一種支持總線(xiàn)多節(jié)點(diǎn)的總線(xiàn)配置表結(jié)構(gòu)和加載方案，滿(mǎn)足機(jī)載產(chǎn)品在線(xiàn)加載的應(yīng)用要求；

(7)從總線(xiàn)系統(tǒng)、總線(xiàn)信號(hào)質(zhì)量和線(xiàn)纜/連接器測(cè)試三方面構(gòu)建總線(xiàn)驗(yàn)證系統(tǒng)，進(jìn)行網(wǎng)絡(luò)通信測(cè)試、產(chǎn)品電氣特性測(cè)試以及線(xiàn)纜連接器測(cè)試。

圖6 節(jié)點(diǎn)軟件流程

3 測(cè)試及驗(yàn)證

航電1394總線(xiàn)節(jié)點(diǎn)測(cè)試主要針對(duì)板卡性能和功能進(jìn)行測(cè)試，以保證該節(jié)點(diǎn)設(shè)計(jì)滿(mǎn)足協(xié)議功能需求和高可靠性、實(shí)時(shí)性的性能要求。

驗(yàn)證環(huán)境由航電1394總線(xiàn)節(jié)點(diǎn)測(cè)試系統(tǒng)、1394航電仿真卡測(cè)試系統(tǒng)、連接線(xiàn)纜等組成，其中1394總線(xiàn)分析儀作為監(jiān)控節(jié)點(diǎn)接入測(cè)試網(wǎng)絡(luò)。圖7為一個(gè)簡(jiǎn)易的驗(yàn)證環(huán)境連接圖。

圖7 驗(yàn)證環(huán)境連接圖

針對(duì)Mil-1394總線(xiàn)對(duì)總線(xiàn)信號(hào)質(zhì)量的要求，進(jìn)行了環(huán)境試驗(yàn)下的總線(xiàn)電氣特性測(cè)試和可靠性試驗(yàn)等測(cè)試，保證其在惡劣復(fù)雜工作環(huán)境下的正常通信。該測(cè)試保證了總線(xiàn)信號(hào)傳輸質(zhì)量，保障數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

功能測(cè)試通過(guò)搭建1394航電仿真卡與待測(cè)試子卡進(jìn)行點(diǎn)對(duì)點(diǎn)測(cè)試，以及在驗(yàn)證環(huán)境中加入多個(gè)待測(cè)子卡，組成網(wǎng)絡(luò)測(cè)試1394總線(xiàn)系統(tǒng)通信功能是否正常。主要測(cè)試待測(cè)子卡是否滿(mǎn)足 AS5643協(xié)議的需求，包括STOF包發(fā)送/接收、總線(xiàn)網(wǎng)絡(luò)管理、時(shí)統(tǒng)管理、異步流消息的發(fā)送/接收、總線(xiàn)配置表文件加載、總線(xiàn)故障注入等。經(jīng)驗(yàn)證，1394總線(xiàn)節(jié)點(diǎn)能夠?qū)崿F(xiàn)航電系統(tǒng)1394總線(xiàn)節(jié)點(diǎn)功能，并且通過(guò)1394總線(xiàn)協(xié)議分析儀監(jiān)控結(jié)果分析得知功能正常。

4 結(jié)論

本文就航電1394總線(xiàn)節(jié)點(diǎn)的設(shè)計(jì)及實(shí)現(xiàn)技術(shù)進(jìn)行研究，從硬件架構(gòu)、邏輯設(shè)計(jì)及軟件實(shí)現(xiàn)等方面進(jìn)行了分析。經(jīng)1394總線(xiàn)驗(yàn)證平臺(tái)實(shí)測(cè)，結(jié)果表明該航電1394總線(xiàn)節(jié)點(diǎn)實(shí)時(shí)性強(qiáng)、準(zhǔn)確性高、性能穩(wěn)定，并通過(guò)國(guó)軍標(biāo)軟件工程化標(biāo)準(zhǔn)測(cè)試，可為各類(lèi)機(jī)載安全關(guān)鍵和任務(wù)關(guān)鍵子系統(tǒng)提供高可靠、高確定、高帶寬的系統(tǒng)級(jí)總線(xiàn)接口，并為相關(guān)產(chǎn)品開(kāi)發(fā)提供設(shè)計(jì)思路和實(shí)踐經(jīng)驗(yàn)。

[1]張大樸，王曉，張大力，等.IEEE1394協(xié)議及接口設(shè)計(jì)[M]．西安：西安電子科技大學(xué)出版社，2004.

[2]趙彬，田澤，楊峰，等.基于 AS5643協(xié)議的接口模塊設(shè)計(jì)與實(shí)現(xiàn)[J]．計(jì)算機(jī)技術(shù)與發(fā)展，2013,23(8)：100-102.

[3]馮莎，盧選民，王興亮．一種基于 SAE AS5643總線(xiàn)協(xié)議的驅(qū)動(dòng)程序設(shè)計(jì)[J]．測(cè)控技術(shù)，2013，31(10)：98-100.

[4]張少峰，田澤，楊峰，等.基于 AS5643協(xié)議的 Mil-1394仿真卡設(shè)計(jì)與實(shí)現(xiàn)[J]．計(jì)算機(jī)技術(shù)與發(fā)展，2013(8)：168-171.

Design and implementation of avionics1394 node

Zhao Bin1，2，Yi Ningning3，Zheng Fei1，2，Wei Yanyan1，2
(1.AVIC Computing Technique Research Institute，Xi′an 710068，China；2.Aviation Key Laboratory of Science and Technology on Integrated Circuit and Micro-System Design，Xi′an 710068，China；3.Xi′an Xiangteng Microelectronics Technology CO.，LTD，Xi′an 710068，China)

Airborne bus node interface module as system bus network access nodes,its performance of completeness and reliability has the vital function for bus network system construction.1394 bus as a new generation of aircraft avionics bus network transmission,the importance of the node module design is obvious.The paper combines protocol with demand of bus system background,and designs a kind of avionics bus1394 node interface module.This node module is based on standardization and generalization design, extracts the user demand,and is combined with1394 protocol hierarchy to make the final product architecture.Founction in the design of bus nodes using CCRNBM integration design,providing PCIPCIE host interface,supporting S100S200S400 configurable bus communication speed,and flexible design to provide users with software and hardware interface standard,which effectively reduce the design and maintenance costs.

Mil1394；AS5643；Mil-1394 node

TP393

：ADOI：10.16157/j.issn.0258-7998.2016.06.004

趙彬，易寧寧，鄭斐，等.航電1394總線(xiàn)節(jié)點(diǎn)設(shè)計(jì)實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2016，42(6)：13-16.

英文引用格式：Zhao Bin，Yi Ningning，Zheng Fei，et al.Design and implementation of avionics1394 node[J].Application of Electronic Technique，2016，42(6)：13-16.

2016-03-09）

趙彬（1985-），男，碩士，工程師，主要研究方向：集成電路設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)。

易寧寧（1989-），女，助理工程師，主要研究方向：嵌入式軟件設(shè)計(jì)與開(kāi)發(fā)。

鄭斐（1986-），男，碩士，工程師，主要研究方向：數(shù)字集成電路設(shè)計(jì)和驗(yàn)證。

魏艷艷（1986-），女，碩士，工程師，主要研究方向：數(shù)字集成電路設(shè)計(jì)和驗(yàn)證。

航空科學(xué)基金（2015ZC51036）；中國(guó)航空工業(yè)集團(tuán)公司創(chuàng)新基金(2010BD63111)