鄒巧云，姜汝棟

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 前言

1985年由Maloney T J等提出了傳輸線脈沖（TLP：Transmission Line Pulse）的測試方法，并在隨后幾年中得到了不斷的發(fā)展。由于TLP測試方法可以準(zhǔn)確地測量失效發(fā)生時的脈沖電壓、脈沖電流,目前其作為ESD測試法的替代方法，已經(jīng)成為電路設(shè)計工程師研究ESD保護(hù)結(jié)構(gòu)的特性、進(jìn)行ESD設(shè)計的重要依據(jù)。隨著集成電路晶圓級測試技術(shù)的發(fā)展，早些年基于封裝級的測試也逐漸向晶圓級轉(zhuǎn)移。而對于ESD設(shè)計的工程師來說，如果能從晶圓級獲得ESD保護(hù)結(jié)構(gòu)的TLP測試結(jié)果，不僅降低了設(shè)計成本，同時也縮短了設(shè)計周期。

本文從測試原理以及測試流程出發(fā)，針對測試線路的搭建、設(shè)備的校核、被測結(jié)構(gòu)的處置等方面探究晶圓級TLP的測試方法。作者結(jié)合實際案例，介紹晶圓級TLP測試過程中應(yīng)力條件設(shè)置的主要環(huán)節(jié)。

2 基本原理

TLP測試是把方波測試脈沖加到待測ESD保護(hù)結(jié)構(gòu)兩端，通過示波器電壓探棒、電流探棒采集傳輸線上反射回來的電壓和電流，經(jīng)過電路結(jié)構(gòu)的節(jié)點分析法以及回路分析法推算得到每個方波脈沖應(yīng)力下被測結(jié)構(gòu)兩端的電壓以及流過其中的電流。

經(jīng)簡化的測試線路圖如圖1所示，圖中A點為分析節(jié)點。設(shè)施加的輸入脈沖電壓、脈沖電流分別為Vi、Ii，示波器采集到反射電壓、反射電流分別為Vr、Ir，被測結(jié)構(gòu)兩端電壓及流過的電流分別為Vd、Id。

圖1 測試線路圖

當(dāng)某個方波脈沖電壓通過傳輸線施加到被測結(jié)構(gòu)兩端時，入射網(wǎng)絡(luò)阻抗，反射網(wǎng)絡(luò)阻抗，被測結(jié)構(gòu)的等效阻抗。

由于入射網(wǎng)絡(luò)與反射網(wǎng)絡(luò)的結(jié)構(gòu)不變僅信號傳輸方向發(fā)生變化，可得：

再從分析點A處電壓，由基爾霍夫電壓定律、基爾霍夫電流定律[1]分別可得：

示波器采集到的反射電壓值

由式（3）代入式（2）可得：

被測節(jié)后兩端電壓：

同理由式（4）代入式（1）可得：

由式（2）等效可得

由于方波脈沖電壓幅度Vi應(yīng)為測試時已知量值，示波器采集的反射電壓值Vr、電流值Ir為可讀值，測試系統(tǒng)的輸入阻抗也是系統(tǒng)設(shè)計保證的固定值，因此分別結(jié)合式（7）、式（6）、式（5）可知：在某個方波脈沖測試信號輸入后，通過對反射脈沖的電壓、電流進(jìn)行計算，被測結(jié)構(gòu)的等效電阻Zd、流過被測結(jié)構(gòu)的電流Id、被測結(jié)構(gòu)兩端電壓Vd均為可得量值。如果連續(xù)以固定步進(jìn)方式遞增方波脈沖信號的幅值，相應(yīng)地可以得到被測結(jié)構(gòu)的電流-電壓曲線（I-V曲線），即被測結(jié)構(gòu)的動態(tài)特性分析曲線。

3 設(shè)備要求

3.1 必備硬件要求

由于晶圓級測試的被測結(jié)構(gòu)存在不可隨意移動、測試接觸點相對固定的特點，因此晶圓級TLP測試系統(tǒng)除了具備封裝級測試系統(tǒng)所涵蓋的脈沖信號產(chǎn)生與控制系統(tǒng)、反射波測量示波器、TLP控制盒、傳輸線等儀器外，還需具備晶圓固定探針臺、三坐標(biāo)可調(diào)節(jié)探針座、信號接觸針、地針等必備設(shè)施。

從本文第二部分的推導(dǎo)過程得知，當(dāng)TLP測試系統(tǒng)的等效輸入阻抗（Zi）作為已知量，通過反射脈沖的電壓、電流推算被測結(jié)構(gòu)（DUT）兩端電壓及流過其電流時，Zi決定著最終描繪的I-V特性曲線是否準(zhǔn)確、有效。而作為TLP測試系統(tǒng)的用戶，可能改變Zi的兩大因素是改變傳輸線的長度，或者損害傳輸線的屏蔽性致使引入外界的干擾信號。因此，在一般測試情況下，應(yīng)準(zhǔn)確選用不同測試模式匹配的傳輸線，同時應(yīng)在使用前檢查傳輸線是否完好無損。

3.2 測試線路搭建要求

晶圓級TLP測試線路搭建的關(guān)鍵點是同軸傳輸線與信號接觸針、地針的連接工作。圖2是標(biāo)準(zhǔn)的時域延時反射交疊測試模式（TDRO）的連接示意圖，從圖中可以發(fā)現(xiàn)通過信號針將方波脈沖信號施加到晶圓上的某一個被測結(jié)構(gòu)（DUT）的測試端，而DUT的另一端則是由地針經(jīng)過同軸傳輸線的外層金屬連接至地。

信號針、地針僅從外觀上不易區(qū)分，實際測試工作中應(yīng)注意觀察兩者的內(nèi)在結(jié)構(gòu)。地針為實心金屬針，直接與同軸傳輸線端口處的金屬相連至地；而信號針的結(jié)構(gòu)相對復(fù)雜（如圖3所示），其通過屏蔽層與傳輸線外層金屬即地隔離，確保方波脈沖信號有效地施加至DUT端。

由于晶圓級TLP測試過程中，信號針、地針需要根據(jù)DUT在晶圓上的分布情況作精微調(diào)整，因此在開始測試前，兩針的位置需要移動，所以連接兩針的金屬傳輸線是具有一定柔韌度的固定長度的軟線。當(dāng)然，長度固定的前提下，在連接軟金屬傳輸線時還應(yīng)考慮探針調(diào)節(jié)方向不具備任意性，此操作關(guān)鍵點需在實際測試工作中積累經(jīng)驗。

圖2 時域延時反射交疊測試模式連接示意圖

圖3 信號針結(jié)構(gòu)

4 測試流程

4.1 測試系統(tǒng)校準(zhǔn)

結(jié)合本文第二部分的推導(dǎo)過程以及本文3.1節(jié)的闡述，我們清楚地知道TLP測試系統(tǒng)的狀態(tài)決定了最終獲得的被測結(jié)構(gòu)的I-V特性曲線準(zhǔn)確與否。當(dāng)完成測試線路的連接工作后，是否已經(jīng)具備測試狀態(tài)，需要通過7個校準(zhǔn)步驟進(jìn)行驗證：晶圓級后端線路不連接情況下開路校準(zhǔn)（Zi=∞）、短路校準(zhǔn)（Zi=0）、線性電阻校準(zhǔn)（Zi=R）、齊納二極管校準(zhǔn)、晶圓級后端線路連接情況下的開短路校準(zhǔn)等。當(dāng)7個校準(zhǔn)步驟全部完成并且系統(tǒng)顯示校準(zhǔn)通過后，則開始進(jìn)行下一步處置DUT的工作。

如果示波器、電壓探棒、電流探棒、衰減器與TLP脈沖發(fā)生控制系統(tǒng)、TLP控制盒的連接并沒有發(fā)生改變，并且測試系統(tǒng)長期處于工作狀態(tài)，周圍溫濕度壞境也未發(fā)生變化時，第1~5步的校準(zhǔn)步驟無需每次進(jìn)行。

4.2 被測結(jié)構(gòu)（DUT）處置

進(jìn)行測試前，首先需確保晶圓被無損傷地固定在一個水平面上，根據(jù)信號針、地針?biāo)谖恢脤A的水平位置進(jìn)行適當(dāng)調(diào)整。其次在放大20~50倍的條件下，對晶圓表面進(jìn)行檢查，防止碎屑、塵埃、顆粒物等沾污以及表面劃傷、金屬裸露等情況對TLP測試結(jié)果造成影響。根據(jù)晶圓上被測結(jié)構(gòu)（DUT）的位置分布，調(diào)整晶圓的水平位置或者信號、地兩針的三軸位置，使得兩針準(zhǔn)確接觸到DUT兩端。為了防止誤扎針、扎深針給測試結(jié)果帶來影響，扎針時應(yīng)盡可能在5倍以上顯微鏡下進(jìn)行。測試結(jié)束后，應(yīng)分別抬起兩針或者降低晶圓的高度，防止切換下一個DUT時造成晶圓劃傷。

4.3 測試程序或條件設(shè)置

描繪被測結(jié)構(gòu)的特性曲線通常是一個探索的過程，即設(shè)計師在不清楚其開啟電壓、二次擊穿電壓的情況下需要通過TLP測試手段獲得這些關(guān)鍵參數(shù)甚至是全動態(tài)的I-V特性曲線。這種情況下，如果方波脈沖之間的步距過疏會造成關(guān)鍵參數(shù)遺漏或者不精確；而步距過密則帶來TLP測試時間無限制延長、增加測試成本。在實際測試工作中，合理地設(shè)置方波脈沖的步距，不僅能給設(shè)計工作提供指導(dǎo)性幫助，同時也能減少不必要的時間浪費(fèi)。下面以具有snapback特性的齊納二極管為例，主要介紹測試工程師在實際工作中兼顧效率與結(jié)果兩個因素的前提下設(shè)置測試條件。

首先，通過經(jīng)驗的積累以及對各種結(jié)構(gòu)的研究，測試工程師應(yīng)掌握被測結(jié)構(gòu)（DUT）的大致特性曲線，了解其主要變化趨勢。

其次，對于測試條件的設(shè)置，基本可分為“取樣摸底”和“測、設(shè)同步”兩種方法。

如果相同結(jié)構(gòu)的DUT不止一個時，可以選擇其中一個作為摸底樣品，試探性地放大測試的步距，只需觀察到開啟電壓、二次擊穿電壓大致范圍即可。圖4可見通過方波脈沖幅值電壓設(shè)置：1~7 V，step=1 V；7~8.6 V，step=0.8 V；當(dāng)方波脈沖幅值遞增至8.6 V左右，DUT開啟（Vt，It），隨后便維持在5.3 V左右。圖5是在得知圖4中開啟、維持特性的大致范圍后，重新選取相同結(jié)構(gòu)的一個DUT進(jìn)行TLP測試的結(jié)果。從該圖中可以發(fā)現(xiàn)，在未接近開啟電壓點，step由1 V變成2 V（縮短前期無關(guān)緊要的時間），而在開啟電壓附近，step從0.8 V變成0.1 V（更加精準(zhǔn)地獲得開啟電壓值）。

如果DUT獨一無二，則采用邊測邊設(shè)置的方法。測試時不應(yīng)一次性設(shè)置好所有步進(jìn)（step）電壓，工程師應(yīng)仔細(xì)觀察I-V曲線的變化趨勢，當(dāng)I-V略呈“抬頭趨勢”時，應(yīng)逐步降低step，直至DUT完全開啟后維持在“保持狀態(tài)”；根據(jù)保持狀態(tài)的相對穩(wěn)定性，再適當(dāng)增加step；工程師繼續(xù)觀察I-V曲線，當(dāng)維持電壓增大趨勢明顯時，應(yīng)再次降低step直至DUT發(fā)生二次擊穿后失效。

圖4 樣品測試結(jié)果

圖5 樣品TLP測試結(jié)果

4.4 測試結(jié)果的判斷分析

由于誤操作或系統(tǒng)性故障等偶然因素造成TLP測試數(shù)據(jù)偏差時，測試工程師可從所描繪的曲線中觀察到偏差程度并根據(jù)理論分析對測試數(shù)據(jù)予以校正。作者舉下例示范。

齊納二極管結(jié)構(gòu)的I-V曲線呈現(xiàn)出開啟前有“等效負(fù)電阻”特性，終止試驗后重新校準(zhǔn)測試線路的開路狀態(tài)和短路狀態(tài)，并分別在兩種狀態(tài)下連續(xù)遞增方波脈沖幅值，繪制出如圖6的兩條曲線。從理論角度分析，當(dāng)線路處于開路狀態(tài)下時，流過DUT的電流及其兩端電壓應(yīng)遵循Id=0，Vd=Vi；相應(yīng)地，線路處于短路狀態(tài)時， Id=Ii，Vd=0。而圖6中呈現(xiàn)出的曲線顯然表現(xiàn)出測試過程異常，但是異常情況又呈現(xiàn)出一定的規(guī)律性。再將理論值與實測值對比，不難發(fā)現(xiàn)實際測得的異常數(shù)據(jù)與理論數(shù)據(jù)存在相位偏差，通過旋轉(zhuǎn)坐標(biāo)軸便可糾偏，如圖7所示。

5 小結(jié)

本文通過推導(dǎo)TLP測試的基本原理，結(jié)合系統(tǒng)校準(zhǔn)、線路搭建、結(jié)果判斷關(guān)鍵步驟總結(jié)了晶圓級TLP測試的基本方法和測試流程。通過實際案例，介紹了如何在未知開啟電壓參數(shù)或二次擊穿電壓參數(shù)的條件下，通過合理地設(shè)置測試條件，以達(dá)到快而精準(zhǔn)地描繪器件I-V曲線的方法，對于實際測試工作具有一定參考價值。

圖6 開路與短路狀態(tài)下連續(xù)遞增方波脈沖幅值

圖7 旋轉(zhuǎn)坐標(biāo)軸

實際測試工作中，除了掌握本文介紹的基本方法和流程外，實踐經(jīng)驗的積累以及數(shù)據(jù)分析更加重要。另外，關(guān)于測試環(huán)境（如溫度、光照等）因素對測試結(jié)果是否有影響及影響程度，仍需要進(jìn)一步的分析與研究。

[1] 周守昌. 電路原理（上冊）[M]. 北京：高等教育出版社，2004.

[2] 羅宏偉，師謙. 集成電路抗ESD設(shè)計中的TLP測試技術(shù)[J].電子產(chǎn)品可靠性與環(huán)境試驗，2003.4.

[3] Maloney T J, Khurana N. Transmission Line Pulsing Techniques for Circuit Modeling of ESD Phenomena [A].7th EOS/ESD Symposium [C]. 1985. 49-54.