周小武 花紋波

（中航工業(yè)航空計(jì)算所，陜西 西安710068）

雷達(dá)數(shù)據(jù)處理單元主機(jī)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

周小武 花紋波

（中航工業(yè)航空計(jì)算所，陜西 西安710068）

雷達(dá)數(shù)據(jù)處理單元是飛機(jī)雷達(dá)處理機(jī)中的重要糸統(tǒng)，要求具有很高的性能和集成度，而其核心部分主機(jī)模塊的功能強(qiáng)大與否影響著整個(gè)雷達(dá)系統(tǒng)的性能。文章討論一種的雷達(dá)數(shù)據(jù)處理單元的構(gòu)成與原理。其主機(jī)模塊采用高性能處理器作為數(shù)據(jù)處理中心，同時(shí)擁有LBE總線和VME總線兩個(gè)總線接口電路，以實(shí)現(xiàn)控制內(nèi)卻從設(shè)備和與外部系統(tǒng)進(jìn)行數(shù)據(jù)交換兩個(gè)功能。

數(shù)據(jù)處理；雙總線接口系統(tǒng)；機(jī)模塊設(shè)計(jì)

近些年來，隨著現(xiàn)代航空工業(yè)的不斷發(fā)展，大量先進(jìn)的機(jī)載設(shè)備不斷裝備到飛機(jī)上，因此使得機(jī)載系統(tǒng)的電子化、集成度不斷提高，同時(shí)，對(duì)其性能的要求也越來越高。雷達(dá)數(shù)據(jù)處理單元作為飛機(jī)雷達(dá)綜合處理機(jī)中的重要部分，其性能及集成度尤為重要。其中，主機(jī)模塊是核心部分，不僅要通過內(nèi)部總線控制雷達(dá)數(shù)據(jù)處理單元的各個(gè)從設(shè)備，還要承擔(dān)起與外部設(shè)備的數(shù)據(jù)交換任務(wù)，因此，其功能的強(qiáng)大與否影響著雷達(dá)系統(tǒng)甚至整個(gè)機(jī)載設(shè)備的效率。

1 雷達(dá)數(shù)據(jù)處理單元系統(tǒng)結(jié)構(gòu)組成

雷達(dá)數(shù)據(jù)處理單元是雷達(dá)綜合處理機(jī)中的數(shù)據(jù)處理部分，由 3個(gè)模塊組成，分別是：主機(jī)模塊、從機(jī)模塊和接口模塊。各模塊之間通過LBE總線相連，主機(jī)模塊通過從機(jī)板和接口板上的雙口RAM進(jìn)行數(shù)據(jù)傳送，模塊內(nèi)通過CPU內(nèi)總線互連，其中接口模塊不僅具有多路總線接口的功能，還包括主機(jī)模塊的 6路串口及若干離散量資源，該資源只有主機(jī)模塊可通過LBE總線直接訪問。系統(tǒng)結(jié)構(gòu)如圖l所示。

圖1　某雷達(dá)數(shù)據(jù)處理單元的組成結(jié)構(gòu)

2 主機(jī)模塊的構(gòu)成

在此雷達(dá)數(shù)據(jù)處理單元組成中，主機(jī)數(shù)據(jù)處理器模塊作為L(zhǎng)BE總線上的唯一主控設(shè)備。其硬件組成結(jié)構(gòu)如圖2所示。

圖2　主機(jī)模塊的組成

需要管理LBE總線上的資源，并可作為VME總線的主/從設(shè)備，通過母板VME總線與外部信號(hào)處理部分進(jìn)行通訊，它對(duì)整個(gè)數(shù)據(jù)處理單元做管理，分配和處理的作用，所以是整個(gè)系統(tǒng)的核心部分，主機(jī)數(shù)據(jù)處理器模塊是其中的難點(diǎn)，本文重點(diǎn)討論它的設(shè)計(jì)思路及實(shí)現(xiàn)方法。

2.1處理器的選擇

中央處理器CPU是主機(jī)數(shù)據(jù)處理器模塊的核心部件，選用Intel公司的通用高性能徽處理器MD80486芯片（+5v供電）。設(shè)計(jì)其工作在保護(hù)模式下，Cache不使能，其外部時(shí)鐘最高頻率為33MHz。

2.2復(fù)位信號(hào)處理

處理機(jī)核心部件的復(fù)位包括：軟件復(fù)位、主機(jī)模塊復(fù)位、系統(tǒng)復(fù)位和上電復(fù)位。其中，軟復(fù)位由I/O寫端口產(chǎn)生；上電復(fù)位是由復(fù)位電路MAX791監(jiān)視電源，在VCC>4.65V時(shí)產(chǎn)生一個(gè)長(zhǎng)度為200ms的復(fù)位脈沖。主機(jī)模塊復(fù)位和系統(tǒng)復(fù)位由主機(jī)模塊不同的復(fù)位按鈕產(chǎn)生，其中主機(jī)模塊復(fù)位還要通過主機(jī)模塊的RESET信號(hào)復(fù)位接口板的主機(jī)資源，系統(tǒng)復(fù)位來自機(jī)箱面板的RSTIN信號(hào)，LBE總線的LRES信號(hào)復(fù)位接口板和從機(jī)板。如圖 3所示。同時(shí)，主機(jī)模塊復(fù)位添加了去抖動(dòng)電路，選用合適的電阻和電容組成，保證了主機(jī)模塊復(fù)位信號(hào)的穩(wěn)定。

同時(shí)，主機(jī)模塊可通過寫 VIC64寄存器的方法產(chǎn)生SYSRESET信號(hào)，用來復(fù)位VME總線上的SHARC板，但不復(fù)位主機(jī)模塊(VIC64除外)。

圖3　復(fù)位邏輯

2.3時(shí)鐘信號(hào)實(shí)現(xiàn)

處理器CPL工作主頻由時(shí)鐘電路產(chǎn)生，考慮到主機(jī)模塊的VME總線接口電路最高使用64MHz時(shí)鐘，該時(shí)鐘可由CPU的工作主頻32 MHz時(shí)鐘倍頻后產(chǎn)生，為減少時(shí)鐘種類，提高系統(tǒng)工作可靠性，設(shè)計(jì)時(shí)將32 MHz作為基本時(shí)鐘，一方面直接提供給 CPU；另一方面經(jīng)過倍頻產(chǎn)生 64MHz時(shí)鐘提供給VME總線接口電路，且該基本時(shí)鐘還將用于時(shí)序邏輯電路的同步和訪問超時(shí)電路。同時(shí)，對(duì)高頻時(shí)鐘信號(hào)在靠近源處串接33歐姆電阻，增強(qiáng)信號(hào)的穩(wěn)定性。另外，還沒計(jì)添加1個(gè)3.6864MHz的晶振．以此提供3.6864MHz的時(shí)鐘給通用異步串行通訊口（UART)芯片。如圖4所示。

圖4　時(shí)鐘電路

2.4看門狗電路

為了實(shí)現(xiàn)軟件運(yùn)行軌跡的可靠性，處理機(jī)核心部件提供看門狗電路，定時(shí)周期100ms（50nf電容)?？撮T狗電路由硬件實(shí)現(xiàn)，在地面調(diào)試狀態(tài)下自動(dòng)禁止，但可用軟件設(shè)置使能/禁止；在實(shí)時(shí)狀態(tài)下自動(dòng)使能，當(dāng)看門狗有效后產(chǎn)生非屏蔽中斷并點(diǎn)亮本模塊故障燈。

2.5中斷

主機(jī)主要提供1個(gè)非屏蔽中斷，15級(jí)可屏蔽中斷的處理能力，因此選用2片8259A中斷控制器，通過主從式級(jí)聯(lián)來實(shí)現(xiàn)處理15級(jí)可屏蔽中斷的功能。可屏蔽中斷由8259A中斷控制器管理，非屏蔽中斷由看門狗電路和總線超時(shí)電路觸發(fā)產(chǎn)生，直接接到CPU的MNI引腳，為區(qū)分非屏蔽中斷的類區(qū)分非屏蔽中斷的類型（看門狗／總線超時(shí)），可查詢狀態(tài)寄存器來判定。

2.6總線接口

主機(jī)有LBE總線和VME總線2個(gè)接口，從機(jī)只有LBE總線接口。主機(jī)是LBE總線的唯一主設(shè)備,從機(jī)只是LBE總線的從設(shè)備。

2.6.1LBE總線接口

LBE總線用于雷達(dá)數(shù)據(jù)處理單元內(nèi)的數(shù)據(jù)傳輸，采用16位數(shù)據(jù)寬度，且根據(jù)應(yīng)用需要，設(shè)計(jì)只采用LBE總線中的部分信號(hào)。LD15-LD0提供LBE總線主設(shè)備與其他模塊間的數(shù)據(jù)通路；LA15-LA0由主設(shè)備發(fā)出，為尋址存儲(chǔ)器或IO提供地址；LADS由主設(shè)備發(fā)出，表示1個(gè)總線訪問周期開始；LMEN由主設(shè)備發(fā)出，表示訪問存儲(chǔ)器空間；LIOCS由主設(shè)備發(fā)出表示訪問IO空間，LW/R由主設(shè)備發(fā)出，表示寫／讀操作（“1”表示寫/“0”表示讀），LDEN由主設(shè)備發(fā)出。表示數(shù)據(jù)有效，通常用于控制總線收發(fā)器；LRDY由從設(shè)備發(fā)出，表示從設(shè)備允許主設(shè)備結(jié)束總線訪問周期，從設(shè)備通過三態(tài)門輸出該信號(hào)；LRES*由主設(shè)備發(fā)出，表示LBE總線復(fù)位； LCLK由主設(shè)備發(fā)出，它是LBE總線系統(tǒng)時(shí)鐘。使用該信號(hào)產(chǎn)生LRDY；GSE是一個(gè)輸入信號(hào)，指示當(dāng)前運(yùn)行狀態(tài)，高電平表示實(shí)時(shí)運(yùn)行狀態(tài)，低電平表示地面調(diào)試狀態(tài)。特別注意的是，主機(jī)模塊還定義了GO/NOGO信號(hào)，該信號(hào)由LBE總線主設(shè)備發(fā)出，高電平表示主設(shè)備能正常運(yùn)行，低電平表示主設(shè)備模塊不能正常工作，該信號(hào)作為接口板的輸入。

2.6.2VME總線接口

VME總錢接口是主機(jī)模塊的重要組成部分，也是整個(gè)模塊的關(guān)鍵技術(shù)之一。主機(jī)模塊的VME總線接口能夠?qū)崿F(xiàn)以下功能：總線控制器功能；主/從設(shè)備功能；中斷處理器功能；A32/D32/單字傳送和塊傳送能力。因此，在設(shè)計(jì)時(shí)，選用以VIC64為主協(xié)議芯片，以配套的CY7C964作為擴(kuò)展芯片，整個(gè)VME總線接口可用一片VIC64和三片CY7C964順次級(jí)聯(lián)來實(shí)現(xiàn)，VIC64作為主協(xié)議芯片，三片CY7C964作為VME總線的數(shù)據(jù)和地址擴(kuò)展。VME總線接口的實(shí)現(xiàn)框圖如圖5。

圖5　VME總線接口電路

采用這種方案，主機(jī)模塊既可以做系統(tǒng)控制器，叉可以做總線主設(shè)備、總線從設(shè)備，還可以做中斷請(qǐng)求者、中斷處理者，滿足了系統(tǒng)設(shè)計(jì)技術(shù)要求。

2.7邏輯控制電路

2.7.1局部總線控制邏輯

主機(jī)模塊內(nèi)局部總線可由CPU、VME接口芯片中的任何一個(gè)來占用，局部總線仲裁電路的設(shè)計(jì)也是主機(jī)模塊詳細(xì)設(shè)計(jì)中的一項(xiàng)要點(diǎn)?？紤]到VME是整個(gè)系統(tǒng)信息交換的重要通道，它的利用率的高低直接決定了系統(tǒng)的性能所以將其優(yōu)先權(quán)定為最高，只要CPU不處于總線鎖定（LOCK#或PLOCK#為低)狀態(tài)，它就可以獲得總線占用權(quán)，此外，一旦系統(tǒng)出現(xiàn)了死鎖狀態(tài)，則無論 CPU是否處于總線鎖定（LOCK#或PLOCK#為低）狀態(tài)，總線仲裁邏輯都會(huì)強(qiáng)制CPU放棄總線（將 BOFF#信號(hào)置低），以解除死鎖。CPU承擔(dān)著所有的數(shù)據(jù)處理和管理任務(wù)，其性能的發(fā)揮也對(duì)整個(gè)系統(tǒng)的性能有著決定性的作用，因此將其優(yōu)先權(quán)定位最高。局部總線仲裁邏輯如圖6所示。

圖6　總線仲裁

2.7.2主機(jī)模塊控鍘邏輯

主機(jī)模塊邏輯控制器采用了XILINX公司的FPGA芯片XC4010E，控制邏輯結(jié)構(gòu)如圖7所示。

圖7　核心控制邏輯結(jié)構(gòu)框圖

主機(jī)模塊邏輯核心控制器是整個(gè)主機(jī)模塊的控制核心，它將模塊上的全部控制邏輯都集成在內(nèi)，其中包括復(fù)位產(chǎn)生邏輯、存儲(chǔ)器譯碼，I/O譯碼、CPU總線周期（存儲(chǔ)器讀寫、I/O都寫）控制，總線仲裁邏輯、CPU總線周期控制信號(hào)到VME接口控制信號(hào)的轉(zhuǎn)換邏輯。

3 系統(tǒng)的軟件設(shè)計(jì)

該雷達(dá)數(shù)據(jù)處理單元在設(shè)計(jì)時(shí)采用嵌入式實(shí)時(shí)操作系統(tǒng)VxWorks及配套的開發(fā)環(huán)境Trnado,由實(shí)時(shí)多級(jí)多任務(wù)操作系統(tǒng)，自測(cè)試程序，地面支持系統(tǒng)組成，負(fù)責(zé)控制管理包括中央處理器，存儲(chǔ)器，中斷源，接口等資源，使整個(gè)系統(tǒng)安全、可靠、正常的運(yùn)行，為整個(gè)系統(tǒng)提供實(shí)時(shí)，正確的軟件運(yùn)行環(huán)境和軟件開發(fā)，系統(tǒng)維護(hù)平臺(tái)。 系統(tǒng)軟件可工作在 3種狀態(tài)下，具體工作狀態(tài)由設(shè)置狀態(tài)離散量來控制：

a.空中運(yùn)行狀態(tài)：裝機(jī)后的工作狀態(tài)，系統(tǒng)進(jìn)行上電BIT測(cè)試、啟動(dòng)操作系統(tǒng)、啟動(dòng)已駐留的應(yīng)用程序。

b.地面單機(jī)調(diào)試：系統(tǒng)處于地面調(diào)試工作模式，進(jìn)行上電BIT測(cè)試后啟動(dòng)操作系統(tǒng)及Tornado調(diào)試環(huán)境支持程序。此種工作模式便于用戶進(jìn)行高級(jí)符號(hào)調(diào)試。

c.地面多機(jī)調(diào)試：系統(tǒng)處于地面調(diào)試工作模式，進(jìn)行上電BIT測(cè)試后啟動(dòng)操作系統(tǒng)及地面多機(jī)支持系統(tǒng)，進(jìn)行系統(tǒng)調(diào)試。

4 結(jié)束語

本文討論了一種數(shù)據(jù)處理計(jì)算機(jī)的設(shè)計(jì)思路和具體結(jié)構(gòu)，介紹了此種高速數(shù)據(jù)處理計(jì)算機(jī)的設(shè)計(jì)實(shí)現(xiàn)方法和具體工作原理。此系統(tǒng)擁有的雙總線系統(tǒng)，進(jìn)行內(nèi)外數(shù)據(jù)交換，這種設(shè)計(jì)優(yōu)點(diǎn)有著數(shù)據(jù)交換靈活，總線利用率高，設(shè)計(jì)結(jié)構(gòu)運(yùn)用，易維護(hù)等特點(diǎn)。為機(jī)載數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)提供較為清晰的結(jié)構(gòu)和思路參考。

[1] 汪小燕,王俊峰,徐文.VME總線數(shù)據(jù)上行中斷傳輸及從設(shè)備接口設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī),2007,24(3):208-209.

[2] 丁岐娟,王志紅.雷達(dá)數(shù)據(jù)處理的雙系統(tǒng)設(shè)計(jì)[J].雷達(dá)科學(xué)與技術(shù),2005,(4):240-243.

[3] Hans-Peter Hoffmann.Rational Harmony for Systems Engineering Deskbook[M].Release 3.IMlIBM software GROUP,2010.

[4] American National Standard.Secretariat VMEbus international tradeassociation[M].American Naiional Standard lnstitute Inc,1995.

Design and implementation of the host system

the radar data processing unit is an important issue in the plane radar system, requirements of high performance and integration, and its core part of the host called naan piece of powerful or not affects the performance of the whole radar system. We are here to discuss a ray even the composition and principle of data processing unit. The host module adopts the high-performance processor as a data processing center, also has the LBE bus and VME bus two bus interface circuit, in order to realize the control from the equipment and within two functions for data exchange with the external system.

Data processing;Double-bus interface system; desktop module design

TN95

A

1008-1151(2015)04-0019-03

2015-03-12

周小武，男，中航工業(yè)航空計(jì)算所助理工程師，從事航空計(jì)算機(jī)硬件研究。