祁鋒徐隆亞王江波趙波周哲

（1.俄亥俄州立大學(xué)哥倫布43210 2.國(guó)網(wǎng)智能電網(wǎng)研究院北京102200）

一種為碳化硅MOSFET設(shè)計(jì)的高溫驅(qū)動(dòng)電路

祁鋒1徐隆亞1王江波2趙波2周哲2

（1.俄亥俄州立大學(xué)哥倫布43210 2.國(guó)網(wǎng)智能電網(wǎng)研究院北京102200）

由于碳化硅材料具有寬帶隙、高臨界電場(chǎng)強(qiáng)度、高飽和速度和高導(dǎo)熱率的特性，其可達(dá)到比硅器件更高的耐壓值、更快的開關(guān)速度和更高的工作結(jié)溫，使得碳化硅器件成為理想的新一代電力電子器件。為了滿足碳化硅器件在高溫情況下應(yīng)用的需求，驅(qū)動(dòng)電路同樣需要具備高溫下工作的能力。對(duì)現(xiàn)階段高溫驅(qū)動(dòng)電路發(fā)展情況進(jìn)行了總結(jié)，提出一種基于變壓器隔離與高溫硅基分立器件的高溫驅(qū)動(dòng)電路，并在OrCAD PSpice環(huán)境下對(duì)電路進(jìn)行仿真分析，隨后在高溫箱中進(jìn)行實(shí)驗(yàn)，對(duì)提出的高溫驅(qū)動(dòng)電路工作性能進(jìn)行評(píng)估。

驅(qū)動(dòng)電路高溫器件電路仿真高溫性能

0　引言

碳化硅是一種半導(dǎo)體材料，因其具有寬帶隙、高擊穿電壓、高導(dǎo)熱率和高電子飽和速度等特性，在近幾十年來一直受到研究人員的廣泛關(guān)注［1］，然而受到制造工藝限制，直到2002年前后研究人員才成功制造出可使用的碳化硅器件，2010年前后碳化硅功率器件才得以產(chǎn)品化，而碳化硅集成電路仍處于研發(fā)階段。由于碳化硅材料具有的寬帶隙和高導(dǎo)熱率特性使得碳化硅器件在高溫應(yīng)用中相比其他材料更具潛力。雖然碳化硅器件在高溫情況下應(yīng)用也需要考慮合理的降低額定值使用，但相比于無法在高溫情況下工作的硅器件，其仍為高溫應(yīng)用開拓了較廣泛的應(yīng)用空間。到目前為止，研究人員已經(jīng)在200℃高溫下對(duì)額定電壓為1.2 kV的碳化硅功率金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）進(jìn)行了測(cè)試［2］。依據(jù)測(cè)試結(jié)果，在200℃高溫情況下，參照溫度25℃時(shí)的測(cè)量值，碳化硅器件閾值電壓通常降額至溫度25℃時(shí)的2/3，特定導(dǎo)通電阻通常增長(zhǎng)至溫度25℃時(shí)的2/3倍。由于導(dǎo)通電阻增大，器件損耗增加，在高溫工作情況下，為了保證碳化硅MOSFET工作，必須進(jìn)行合理降額使用。

考慮合理降額使用外，在高溫環(huán)境下使用碳化硅器件的另一個(gè)問題是尋找可以匹配碳化硅高溫高速性能的門極驅(qū)動(dòng)器電路。在對(duì)高溫工作無要求的情況下，高速大電流的集成驅(qū)動(dòng)電路可從德州儀器等主要集成電路供應(yīng)商處獲取［3］，而不必進(jìn)行定制設(shè)計(jì)，門極驅(qū)動(dòng)電路實(shí)現(xiàn)較易。然而，在高溫情況下（這里特指溫度150℃以上），尋找合適的集成驅(qū)動(dòng)電路非常具有挑戰(zhàn)性，鮮有基于硅工藝的芯片具有150℃以上的最高結(jié)溫。改善硅基半導(dǎo)體的溫度等級(jí)，需要運(yùn)用特殊的高溫絕緣襯底硅工藝，基于高溫絕緣襯底硅工藝的門極驅(qū)動(dòng)器集成電路能夠在高達(dá)225℃的溫度下工作［4］。文獻(xiàn)［5］的研究表明，結(jié)合高溫絕緣襯底硅工藝的集成電路和高溫碳化硅器件的電力電子電路可在150℃溫度下工作。文獻(xiàn)［6］提出的一款基于高溫碳化硅和高溫絕緣襯底硅工藝的功率模塊也已在高達(dá)250℃溫度情況下進(jìn)行了測(cè)試。這些研究均表明，絕緣柵襯底硅工藝的集成電路有效提升了硅集成電路的最高結(jié)溫。相比高溫絕緣襯底硅工藝集成電路技術(shù)，碳化硅工藝集成電路技術(shù)在極端環(huán)境應(yīng)用方面更具吸引力［7］。然而，碳化硅集成電路仍停留在實(shí)驗(yàn)室研究階段，半導(dǎo)體工藝開發(fā)耗資巨大、困難重重，從研究人員開始關(guān)注碳化硅的優(yōu)良特性到第一款碳化硅分立器件走向市場(chǎng)，人類花費(fèi)了近半個(gè)世紀(jì)的時(shí)間，碳化硅集成電路在短時(shí)間內(nèi)很難在市場(chǎng)上出現(xiàn)。所以，暫不考慮碳化硅集成電路技術(shù)?？捎糜谥谱鏖T極驅(qū)動(dòng)電路的技術(shù)中，現(xiàn)有的成熟技術(shù)為硅分立器件技術(shù)及硅集成電路技術(shù)，現(xiàn)有的可應(yīng)用新技術(shù)為高溫絕緣襯底硅工藝集成電路技術(shù)，其中高溫絕緣襯底硅工藝集成電路技術(shù)在以往的研究中已展現(xiàn)出優(yōu)良的高溫工作能力。然而，高溫絕緣襯底硅工藝集成電路技術(shù)作為一項(xiàng)新技術(shù)，國(guó)際上僅有幾家公司可應(yīng)用此項(xiàng)技術(shù)制造出可使用的高溫集成電路，且售價(jià)極其高昂，單顆芯片的價(jià)格甚至可超過絕大多數(shù)功率模塊的價(jià)格。綜上所述，在高溫驅(qū)動(dòng)電路上所面臨的困難是，碳化硅集成電路尚未成熟，高溫絕緣襯底硅工藝芯片異常昂貴，而成熟的硅集成電路技術(shù)無可用的高溫解決方案，亟需一種平衡價(jià)格與性能的高溫驅(qū)動(dòng)電路解決方案。

為了尋找高性價(jià)比的方案，首先對(duì)高溫絕緣襯底硅集成電路技術(shù)和碳化硅集成電路技術(shù)的高溫工作原理進(jìn)行簡(jiǎn)要分析。如圖1所示，基于絕緣襯底硅集成電路技術(shù)的橫向MOSFET結(jié)構(gòu)比基于硅集成電路技術(shù)的更為復(fù)雜，在絕緣襯底硅集成電路技術(shù)中，MOSFET建立在硅襯底的絕緣層之上，而非傳統(tǒng)硅集成電路技術(shù)中，MOSFET直接建立在硅襯底之上。該隔離層的功能是減少在所述硅襯底中的漏電流，有效抑制高溫工作中漏電流的增加，這使得高溫絕緣襯底硅集成電路技術(shù)成為理想的硅基集成電路技術(shù)［8］。在碳化硅集成電路中，由于碳化硅材料固有的寬帶隙特性，其集成電路器件漏電流遠(yuǎn)小于硅集成電路器件漏電流，無需絕緣襯底即可應(yīng)用在高溫場(chǎng)合?；谝陨嫌懻?，高溫集成電路設(shè)計(jì)的關(guān)鍵是減小器件漏電流?；仡櫣璺至⑵骷夹g(shù)，由于在分立器件電路中，器件天然的分離在不同的襯底之上，不同器件之間襯底上的漏電流就不會(huì)存在，也就是說成熟的硅分立器件技術(shù)可能會(huì)是可行的解決方案。雖然溫度的變化會(huì)造成元器件參數(shù)漂移，但通過選擇適當(dāng)?shù)钠骷⒘粲凶銐虻挠嗔?，分立器件電路仍可設(shè)計(jì)成在高溫環(huán)境可正常工作。利用分立器件搭建高溫門極驅(qū)動(dòng)電路是一套可行的方案。

圖1　基于絕緣襯底硅集成電路技術(shù)的橫向MOSFETFig.1 Lateral MOSFET based on high temperature silicon-on-insulator

為了探索高性價(jià)比高溫門極驅(qū)動(dòng)電路，本文對(duì)分立器件的方案進(jìn)行了研究討論。首先對(duì)高溫元器件選擇標(biāo)準(zhǔn)進(jìn)行了討論，依據(jù)可選用的高溫元器件設(shè)計(jì)高溫門極驅(qū)動(dòng)電路，并通過計(jì)算機(jī)仿真對(duì)電路性能進(jìn)行初步研究，然后制作了所提出的門極驅(qū)動(dòng)電路，并在溫度高達(dá)190℃的溫箱中進(jìn)行了測(cè)試評(píng)估。最后，根據(jù)實(shí)驗(yàn)結(jié)果，對(duì)未來分立器件高溫驅(qū)動(dòng)電路的設(shè)計(jì)進(jìn)行討論。

1　器件選型

元器件的工作溫度主要受元器件的參數(shù)變化與使用壽命限制，同時(shí)與元器件的可靠性密切相關(guān)。若要分析其中原理，需要深入了解元器件的材料、結(jié)構(gòu)與制造細(xì)節(jié)，幾乎覆蓋整個(gè)元器件制造領(lǐng)域。本文中，高溫元器件選型以實(shí)用為原則展開討論，不對(duì)元器件物理結(jié)構(gòu)進(jìn)行深入研究。簡(jiǎn)單來說，高溫環(huán)境帶來的影響主要有3種：①隨著溫度的升高，元器件使用壽命下降；②隨著溫度變化范圍的擴(kuò)大，元器件所能承受的熱循環(huán)次數(shù)減少；③在溫度大范圍變化過程中，元器件的部分參數(shù)會(huì)發(fā)生巨大變化?？傮w來講，由于溫度變化引起各種參數(shù)變化會(huì)使元器件工作性能發(fā)生各種變化，而這一切變化并不是一個(gè)瞬間劇變的過程，簡(jiǎn)單的標(biāo)稱溫度并不能完善的描述一款元器件的溫度性能。至于是否可在某一溫度下使用某一款元器件，需要實(shí)驗(yàn)來證明這一款元器件是否在這一溫度下具有合適的工作性能以及是否可經(jīng)受足夠多次的熱循環(huán)和是否有足夠長(zhǎng)的使用壽命。

1.1高溫電阻器

對(duì)于電阻器，溫度升高會(huì)對(duì)電阻元件的散熱能力和阻值漂移產(chǎn)生影響。阻值漂移會(huì)對(duì)電路運(yùn)行造成一定影響，但在留有一定余量的情況下，不會(huì)造成電路無法工作。在高溫工作情況下，加之電阻本身就是發(fā)熱元件，散熱能力是需要考慮的重點(diǎn)。一般來講，適當(dāng)選擇大封裝的電阻可有效改善散熱能力。然而需要注意的是，為了獲得良好的高頻特性和較理想的電路體積，電阻選擇以大封裝貼片電阻為主。考慮成本因素，實(shí)驗(yàn)電路中選用電阻為Vishay MCA 1206 AT Professional系列，額定最高溫度為175℃，在實(shí)驗(yàn)中沒有故障發(fā)生，但需要注意的是，超出額定最高溫度雖然不會(huì)立即引發(fā)故障，但使用壽命會(huì)相應(yīng)減小。電路定型之后則選取最高工作溫度在250℃的Vishay PATT系列電阻器。

1.2高溫電容器

溫度升高會(huì)降低電容容值、耐壓值、絕緣電阻、可靠性與使用壽命，但其顯著程度對(duì)于不同結(jié)構(gòu)、不同材料的電容來說具有很大不同。標(biāo)稱溫度最高的電解電容、薄膜電容的最高使用溫度均在150℃以下，無法用于175℃以上的高溫應(yīng)用。陶瓷電容與其他類型的電容相比具有更高的工作溫度，然而其電容值遠(yuǎn)低于電解電容與薄膜電容。不同材料的陶瓷電容可達(dá)到的容值、耐壓值與絕緣電阻以及其隨溫度變化的特性各不相同。鑒于C0G材料受溫度變化影響較小，同時(shí)考慮成本因素，實(shí)驗(yàn)電路中電路選用Kemet公司C0G MLCC，其額定電壓為100 V，額定最高溫度為125℃。施加到電容的最高電壓為30 V的門極驅(qū)動(dòng)電壓，為高溫情況下的降額使用留有70 V余量，在實(shí)驗(yàn)中無故障發(fā)生，但同樣，超出額定最高溫度使用，電容壽命相應(yīng)減少。電路定型后則選取最高工作溫度在200℃的Kemet高溫陶瓷電容器（如C1206H103J5GACTU）。

1.3高溫電感器

對(duì)于電感器或變壓器元件來說，需要從兩方面進(jìn)行考慮：一方面是繞線在高溫下的絕緣，另一方面是磁心元件的溫度特性。對(duì)于繞線的高溫絕緣，耐高溫漆包線與Kapton膠帶的最高使用溫度可在200℃以上，較易滿足要求。對(duì)于磁心元件的選擇，鐵粉磁心最高工作溫度受到涂層材料限制而非居里溫度限制，鐵氧體磁心則受到涂層材料與居里溫度的雙重限制［9］，另一個(gè)影響磁心高溫性能的是功率損耗，大多數(shù)材料最高效工作點(diǎn)約在100℃，當(dāng)溫度高于此點(diǎn)之后，隨溫度上升磁心效率降低。雖然功率損耗在信號(hào)隔離應(yīng)用中并不敏感，但它嚴(yán)重影響功率應(yīng)用的效率。一般來說，鐵粉磁心的效率低于鐵氧體磁心，特別是在高頻情況下。本文選用Magnetics的L型鐵氧體磁環(huán)繞制用于電氣隔離的信號(hào)變壓器，L型材料的居里溫度高達(dá)300℃。

1.4高溫有源器件

有源器件是半導(dǎo)體晶片和機(jī)械封裝的組合。晶片主要確定半導(dǎo)體的高溫電氣性能，而封裝影響高溫下組件的可靠性。在選擇高溫有源器件時(shí)，芯片和封裝的溫度特性都需要考慮。

ON Semiconductor和Central Semiconductor可提供采用TO-39金屬封裝的BJT，額定最高結(jié)溫可達(dá)200℃。本設(shè)計(jì)中主要選用了Q2N3019、Q2N2219A和Q2N2905A三種型號(hào)。雖然閾值電壓隨溫度升高而降低，但高溫環(huán)境下的工作性能可以接受。ON Semiconductor、Fairchild Semiconductor和NXPSemiconductor提供Shottky Diode和Zener Diode的額定最高結(jié)溫達(dá)200℃。本設(shè)計(jì)中選用了FDLL485B、1N5337BG和1N5347BG。

1.5高溫電路板材與焊料

對(duì)于印刷電路板的選擇，一個(gè)關(guān)鍵參數(shù)是其玻璃化轉(zhuǎn)變溫度（Tg）。印刷電路板層壓板的溫度超過Tg時(shí)，層壓板開始向橡膠狀態(tài)轉(zhuǎn)變，失去原有的硬度。大多數(shù)FR-4材料的Tg約為150℃。一些高溫FR-4材料的Tg可達(dá)到170℃。對(duì)于應(yīng)用在較高溫度下，一些聚酰亞胺材料的Tg高達(dá)260℃，一些烴陶瓷類材料可提供280℃的Tg。對(duì)于焊料的選擇，一般來說，含錫高的合金，其熔化溫度接近錫熔點(diǎn)232℃，含鉛高的合金，其熔化溫度接近鉛熔點(diǎn)327℃。雖然由金鍺合金也可提供高熔化溫度，其高含金量使得它非常昂貴。在本文的設(shè)計(jì)中，主要電路高溫工作時(shí)的電氣性能及機(jī)械性能處于次要位置，所以選用價(jià)格低廉的FR-4材料制作電路板，選用含錫高的合金作為焊料。

2　高溫驅(qū)動(dòng)電路設(shè)計(jì)

本文所提出的高溫門極驅(qū)動(dòng)電路的原理框圖如圖2所示。一次側(cè)部分位于室溫環(huán)境，二次側(cè)部分位于高溫環(huán)境。一次側(cè)控制電路通過脈沖變壓器與二次側(cè)門極驅(qū)動(dòng)電路隔離。調(diào)理電路獲取來自控制電路的PWM信號(hào)，發(fā)射機(jī)修改在一次側(cè)上的信號(hào)波形，接收機(jī)重塑在二次側(cè)上的信號(hào)波形。電平移位器將接收機(jī)重塑的PWM信號(hào)調(diào)整至門極信號(hào)所需要的電壓電平，隨后的推挽電路提高了門極驅(qū)動(dòng)電路的電流輸出輸入能力。

圖2　高溫驅(qū)動(dòng)電路原理框圖Fig.2 High temperature drive circuit principle diagram

高溫側(cè)電路原理圖如圖3所示。接收機(jī)由Q1和Q2組成。由于接收器電路的互補(bǔ)結(jié)構(gòu)，變壓器二次側(cè)同時(shí)生成正、負(fù)脈沖。當(dāng)在節(jié)點(diǎn)A施加正電壓時(shí)，與節(jié)點(diǎn)A連接的二極管阻斷正向電流，負(fù)電壓被施加于節(jié)點(diǎn)B，與節(jié)點(diǎn)B連接的二極管導(dǎo)通，Q2由一個(gè)負(fù)電壓關(guān)斷，從而加快了關(guān)斷過程。接收器的輸出變?yōu)楦?，從而關(guān)斷Q3。當(dāng)在節(jié)點(diǎn)A施加負(fù)電壓Q1導(dǎo)通時(shí)，接收器的輸出變?yōu)榈?，從而?dǎo)通Q3。Q3被配置成共基極結(jié)構(gòu)，它是電平移位器的邏輯部分。Q4和Q5在推挽結(jié)構(gòu)是電平移位器用于驅(qū)動(dòng)所述并聯(lián)推挽輸出級(jí)的輸出部分。Q6～Q9構(gòu)成了推挽輸出級(jí)。如果需要更高的輸出電流，更多推挽結(jié)構(gòu)可以并聯(lián)，以增加門極驅(qū)動(dòng)電路的輸出電流。

圖3　高溫離散器件驅(qū)動(dòng)電路原理圖Fig.3 Schematic diagram of high temperature drive circuit based on discrete devices

在此設(shè)計(jì)中，因?yàn)檎鬏敵隹赏ㄟ^一次側(cè)的輸入電壓和隔離變壓器的匝比來近似確定，全橋整流器被選擇為門極驅(qū)動(dòng)電路輔助電源。齊納二極管VZ1和VZ2用于將輸出電壓鉗在一個(gè)相對(duì)準(zhǔn)確的范圍。電阻R被用來限制流過齊納二極管的最大電流，這避免了齊納二極管的過電流。如果發(fā)生了過電流，R上的壓降將增大，結(jié)果是當(dāng)R上壓降增加至一定程度Z2被關(guān)閉。V0是二次側(cè)電路的參考接地，V1由齊納二極管VZ1獲得。為了提高電源電壓跌落抗擾度，在V1和接收器的電源電壓之間加入二極管VD。這樣，當(dāng)V1供電電壓下降時(shí)，貯存的電荷也不會(huì)從支撐接收機(jī)的電容中被抽走。如果電容為接收機(jī)提供電壓持續(xù)時(shí)間足夠長(zhǎng)，接收器就可通過電壓驟降而不喪失其原有狀態(tài)，門極驅(qū)動(dòng)電路也不會(huì)因?yàn)橐粋€(gè)電壓驟降被誤翻轉(zhuǎn)。

3　電路仿真研究

圖4　OrCAD PSpice電路仿真平臺(tái)Fig.4 OrCAD PSpice circuit simulation platform

利用OrCAD PSpice對(duì)所設(shè)計(jì)的門極驅(qū)動(dòng)電路進(jìn)行計(jì)算機(jī)仿真。圖4為PSpice中的仿真平臺(tái)。為了簡(jiǎn)化仿真平臺(tái)，發(fā)射機(jī)部分被等效替換為一個(gè)脈沖發(fā)生器，門極驅(qū)動(dòng)電路電源由直流電壓源表示。在脈沖變壓器一次側(cè)與二次側(cè)之間添加R3和R4，用來簡(jiǎn)化仿真中變壓器一次側(cè)和二次側(cè)之間的寄生參數(shù)。R3和R4僅可用于簡(jiǎn)化仿真平臺(tái)，并不能代表完整的脈沖變壓器一次側(cè)與二次側(cè)之間的寄生參數(shù)，若要對(duì)脈沖變壓器進(jìn)行建模，還需考慮一次側(cè)與二次側(cè)之間的寄生電容以及變壓器繞組中的寄生電容。相關(guān)參數(shù)需要通過阻抗分析儀的精確測(cè)量獲得，在這里以討論電路設(shè)計(jì)為主，對(duì)脈沖變壓器模型不做深入討論。為了使仿真易于復(fù)現(xiàn)，被驅(qū)動(dòng)的碳化硅MOSFET由一個(gè)1 nF的電容C2代替，所有門極驅(qū)動(dòng)電阻被設(shè)置為1Ω。在高溫門極驅(qū)動(dòng)電路中，所選擇的高溫雙極型晶體管為Q2N3019、Q2N2219和Q2N2905，可直接從PSpice的模型庫中選用。

在隔離變壓器的一次側(cè)，發(fā)送器的有源部分生成用于發(fā)送的PWM方波信號(hào)，隨后PWM方波信號(hào)被阻感電路重新成形為脈沖信號(hào)。其中，R1和R2用來限制穩(wěn)態(tài)電流。圖5為發(fā)送器有源部分產(chǎn)生的PWM方波信號(hào)和脈沖變壓器一次側(cè)L1兩端的脈沖信號(hào)。

圖5　脈沖變壓器一次側(cè)波形Fig.5 The pulse transformer primary side waveform

在隔離變壓器的二次側(cè)，所述脈沖信號(hào)由一組對(duì)稱放置的電阻R5和R6接收。脈沖變壓器二次側(cè)L2兩端以及R5和R6上的電壓波形如圖6所示。Q1基極和發(fā)射極間產(chǎn)生負(fù)脈沖電壓，Q1關(guān)斷，Q1開關(guān)狀態(tài)由Q1與Q2組成的鎖存電路保持，從而重新產(chǎn)生方波信號(hào)，使PWM方波信號(hào)得以重塑。Q1的VBE和VCE電壓如圖7所示。由于BJT的參數(shù)隨溫度的升高而產(chǎn)生漂移，BJT閾值電壓隨溫度升高而降低，VBE電壓在高溫工作時(shí)降低。圖8對(duì)比了在溫度分別為27℃和180℃仿真情況下的VBE。

圖6　脈沖變壓器二次側(cè)波形Fig.6 The pulse transformer secondary side waveform

圖7　接收器Q1的VBE和VCE波形Fig.7 The receiver Q1VBEand VCEwaveform

圖8　VBE在27℃和180℃時(shí)波形對(duì)比Fig.8 Contrast of VBEwaveform at27℃and 180℃

在下一階段的電路中，Q3將Q1的輸出電壓轉(zhuǎn)換為門極驅(qū)動(dòng)電路輸出所需的電壓，隨后Q6～Q9組成的推挽結(jié)構(gòu)增強(qiáng)了門極驅(qū)動(dòng)電路的電流輸出能力。圖9為門極驅(qū)動(dòng)電路的輸出電壓和輸出電流波形。圖9中上升沿與下降沿的細(xì)節(jié)如圖10和圖11所示。圖10與圖11中加入了溫度180℃時(shí)仿真波形，用以與溫度27℃時(shí)仿真波形作為對(duì)比。如圖可看到，隨著溫度的升高，導(dǎo)通延遲時(shí)間、開通時(shí)間和關(guān)斷時(shí)間增加，而關(guān)斷延遲時(shí)間減小。由于仿真平臺(tái)中，為簡(jiǎn)化仿真模型，專注討論電路原理，僅有源器件模型含有溫度參數(shù)，無源器件均為理想模型，高溫仿真僅可作為參考使用。雖然在實(shí)際電路中的性能會(huì)與仿真結(jié)果存在差別，但仿真模型依然可說明溫度升高對(duì)電路性能產(chǎn)生影響的趨勢(shì)，能夠?qū)?shí)際電路性能做出一個(gè)較好的預(yù)測(cè)。

圖9　門極驅(qū)動(dòng)電路輸出波形Fig.9 The gate driving circuit outputwaveform

圖10　門極驅(qū)動(dòng)電路輸出開通細(xì)節(jié)Fig.10 The opening process of gate driving circuit output in detail

圖11　門極驅(qū)動(dòng)電路輸出關(guān)斷細(xì)節(jié)Fig.11 The shutdown process of gate driving circuit output in detail

4　實(shí)驗(yàn)驗(yàn)證

高溫實(shí)驗(yàn)測(cè)試是在一個(gè)設(shè)置為190℃的環(huán)境測(cè)試箱內(nèi)進(jìn)行，實(shí)驗(yàn)裝置如圖12所示。箱內(nèi)測(cè)試電路溫度由多個(gè)K型熱電偶測(cè)定，被測(cè)電路板的實(shí)際溫度約為180℃。被測(cè)電路通過高溫導(dǎo)線與外部相連，所有被測(cè)信號(hào)均由高溫導(dǎo)線獲得引出，在環(huán)境箱外部通過常溫探針進(jìn)行測(cè)量。

圖12　高溫實(shí)驗(yàn)裝置Fig.12 The high temperature experimental device

為驗(yàn)證門極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力，一個(gè)產(chǎn)品化的碳化硅MOSFET（C2M1000170D）被安裝在雙脈沖測(cè)試電路中，并由所提出的高溫驅(qū)動(dòng)電路在高溫環(huán)境中驅(qū)動(dòng)。雙脈沖測(cè)試電路的負(fù)載電感和母線電容被放置在熱室的外部，這些部件僅作為測(cè)試使用，不屬于所提出高溫驅(qū)動(dòng)電路的一部分，所以采用常溫器件置于常溫中使用。為減小長(zhǎng)母線引入的電感的影響，一個(gè)100μF的高溫陶瓷電容被安裝在雙脈沖測(cè)試電路板上，一同暴露在高溫環(huán)境中。

高溫開關(guān)實(shí)驗(yàn)波形如圖13所示，門極驅(qū)動(dòng)電路輸出的Vgs信號(hào)電壓為+23 V/-2 V，分別為碳化硅MOSFET的通態(tài)/斷態(tài)門極電壓。Vds波形顯示了碳化硅通態(tài)導(dǎo)通電壓和斷態(tài)電壓。由于直流母線由外部母線電容、長(zhǎng)母線以及內(nèi)部去耦電容組成，受長(zhǎng)母線影響，加之去耦電容容值有限，在雙脈沖測(cè)試電路板上的母線電壓并不十分穩(wěn)定，Vds斷態(tài)波形體現(xiàn)出了這一影響。受到高溫陶瓷電容耐壓值的限制，在測(cè)試中直流母線電壓僅設(shè)定為60 V，如果可購(gòu)買性能更強(qiáng)的高溫陶瓷電容，直流母線電壓可升至更高。在測(cè)試中，Ids由測(cè)量雙脈沖測(cè)試板上100 mΩ電流測(cè)量電阻的壓降獲得，峰值約為5 A。測(cè)試電路電流波形的振蕩是由寄生元件引入，可通過改變測(cè)試電路布局得到改善，在此以驗(yàn)證驅(qū)動(dòng)電路供能為主，不對(duì)雙脈沖測(cè)試電路做詳細(xì)討論。由測(cè)試波形可知，門極驅(qū)動(dòng)電路下降沿的傳輸延遲約為1.2μs，上升沿的傳輸延遲約為0.8μs，關(guān)斷狀態(tài)持續(xù)約5μs。在應(yīng)用中，如果脈沖寬度比傳播延遲大得多，則傳播延遲可忽略。

圖13　雙脈沖實(shí)驗(yàn)波形Fig.13 The double pulse experimentwaveform

門極驅(qū)動(dòng)輸出信號(hào)實(shí)驗(yàn)隨溫度變化如圖14和圖15所示，隨著溫度上升，門極驅(qū)動(dòng)電路開通時(shí)間和關(guān)斷時(shí)間增加，導(dǎo)通延遲與關(guān)斷延遲變化較大。圖14和圖15中為集中體現(xiàn)開通時(shí)間與關(guān)斷時(shí)間變化而未引入延遲，導(dǎo)通延遲增加約400 ns，關(guān)斷延遲增加約600 ns。

圖14　在不同溫度下的門極驅(qū)動(dòng)上升沿Fig.14 Gate driver rising edge at different temperature

圖15　在不同溫度下的門極驅(qū)動(dòng)下降沿Fig.15 Gate driver falling edge at different temperature

實(shí)驗(yàn)結(jié)果中，導(dǎo)通延遲、開通時(shí)間與關(guān)斷時(shí)間隨溫度變化的趨勢(shì)與仿真結(jié)果吻合，延遲時(shí)間變化的幅度與仿真結(jié)果有較大不同，這一不同也影響了仿真中體現(xiàn)的關(guān)斷延遲變化趨勢(shì)的不同。究其原因，門極驅(qū)動(dòng)輸出信號(hào)的原始波形是由二次側(cè)接收電路的Q1與Q2產(chǎn)生，Q1與Q2使用非對(duì)稱的連接方式，Q1集電極同后續(xù)放大電路與電阻連接，Q2僅與電阻連接，這一方式?jīng)Q定了Q1集電極電流大于Q2集電極電流，這一差別導(dǎo)致關(guān)斷時(shí)存儲(chǔ)時(shí)間具有一定差別，相同基極電流的情況下，較大的集電極電流可加快存儲(chǔ)電荷的消失速度，Q1存儲(chǔ)時(shí)間小于Q2存儲(chǔ)時(shí)間，Q1關(guān)斷時(shí)門極驅(qū)動(dòng)電路輸出上升沿，Q2關(guān)斷時(shí)，Q1開通門極驅(qū)動(dòng)電路輸出下降沿，存儲(chǔ)時(shí)間隨溫度升高而增加，導(dǎo)致延遲隨溫度升高而增加，存儲(chǔ)時(shí)間的差別導(dǎo)致了輸出波形延遲時(shí)間的差別，即導(dǎo)通延遲小于關(guān)斷延遲。

5　結(jié)論

本文設(shè)計(jì)并評(píng)估了一種高溫門極驅(qū)動(dòng)電路，著重對(duì)該門極驅(qū)動(dòng)電路的元器件選型與工作原理進(jìn)行了討論，對(duì)該門極驅(qū)動(dòng)電路進(jìn)行了基于OrCAD PSpice的計(jì)算機(jī)仿真，并對(duì)計(jì)算機(jī)仿真結(jié)果進(jìn)行了分析?；谟?jì)算機(jī)仿真結(jié)果，制作了門極驅(qū)動(dòng)電路原型，并進(jìn)行了高溫環(huán)境下的初步實(shí)驗(yàn)，測(cè)試環(huán)境為190℃的環(huán)境測(cè)試箱。實(shí)驗(yàn)測(cè)試表明，盡管器件參數(shù)隨溫度變化產(chǎn)生漂移，門極驅(qū)動(dòng)電路仍可提供可接受的高溫工作性能。論證了分立器件電路設(shè)計(jì)碳化硅器件高溫門極驅(qū)動(dòng)的方案是可行的。未來，將會(huì)對(duì)分立器件的碳化硅門極驅(qū)動(dòng)電路進(jìn)行更加深入的探討，并與基于高溫絕緣襯底硅技術(shù)的集成電路門極驅(qū)動(dòng)進(jìn)行詳細(xì)對(duì)比。

［1］Dreike P L，F(xiàn)leetwood D M，King D B，et al.An overview of high-temperature electronic device technologies and potential applications［J］.IEEE Transactions on Components，Packaging，and Manufacturing Technology，1994，17（4）：594-609.

［2］DiMarino C，Zheng Chen，Danilovic M，et al.Hightemperature characterization and comparison of 1.2 kV SiC power MOSFETs［C］.IEEE Energy Conversion Congress and Exposition，Denver，CO，2013：3235-3242.

［3］Texas Instruments.2.5 A and 5 A，35-VMAX VDD FET and IGBT single-gate driver（Rev.A）［R］. UCC27531-Q1 Datasheet，2013.

［4］CISSOID.CHT-ATLAS dual channel power transistor driver（Rev.3.4）［R］.CHT-ATLASDatasheet，2013.

［5］Wang Ruxi，Boroyevich D，Ning Puqi，et al.A hightemperature SiC three-phase AC-DC converter design for＞100/spl deg/C ambient temperature［J］.IEEE Transactions on Power Electronics，2013，28（1）：555-572.

［6］Lostetter A，Hornberger J，McPherson B，et al.Hightemperature silicon carbide and silicon on insulator based integrated powermodules［C］.IEEE Vehicle Power and Propulsion Conference，Dearborn，MI，2009：1032-1035.

［7］Kashyap Avinash S，Chen Cheng-Po，Ghandi Reza，et al.Silicon carbide integrated circuits for extreme environments［C］.IEEE Workshop on Wide Bandgap Power Devices and Applications，Columbus，OH，2013：60-63.

［8］Huque M A，Islam SK，Tolbert LM，et al.A 200℃universal gate driver integrated circuit for extreme environment applications［J］.IEEE Transactions on Power Electronics，2012，27（9）：4153-4162.

［9］Magnetics.Using magnetics at high temperatures［R］. Technical Bulletin CG-06，2001.

A High Temperature Gate Drive Circuit for SiC MOSFET

Qi Feng1Xu Longya1Wang Jiangbo2Zhao Bo2Zhou Zhe2
（1.The Ohio State University Columbus 43210 United States 2.Smart Grid Research Institute of State Grid Beijing 102200 China）

The outstanding semiconductor properties of SiC material，e.g.wide bandgap，high critical electric field，high saturation velocity，and thermal conductivity，promise the SiC device a new generation power electronics elementwith higher speed，higher voltage and，higher temperature operation potential than the silicon device.To fulfill the high temperature operation requirements from SiC device，the gate drive circuit should be designed with high temperature operation capability.This paper reviews contemporary high temperature gate drive design approaches and proposes a high temperature gate drive circuit based on transformer isolation and commercially available silicon discrete components.Performance of the designed circuit is evaluated by both computer simulations and high temperature experimental tests.

Gate drive circuit，high temperature components，circuit simulation，high temperature operation performance

TM46

祁鋒男，1988年生，博士研究生，研究方向?yàn)楦咝阅茈娏﹄娮域?qū)動(dòng)技術(shù)。

徐隆亞男，1949年生，教授，博士生導(dǎo)師，研究方向?yàn)樽兯衮?qū)動(dòng)、發(fā)電系統(tǒng)和智能電網(wǎng)。

國(guó)家電網(wǎng)公司“千人計(jì)劃”科技項(xiàng)目（5355DD130003）資助。

2015-01-06改稿日期2015-10-10