潘福躍,李現(xiàn)坤
(中國(guó)電子科技集團(tuán)公團(tuán)第58研究所,江蘇 無(wú)錫,214035)
一種用于開(kāi)關(guān)電源的高性能誤差放大器設(shè)計(jì)
潘福躍,李現(xiàn)坤
(中國(guó)電子科技集團(tuán)公團(tuán)第58研究所,江蘇 無(wú)錫,214035)
設(shè)計(jì)了一種用于開(kāi)關(guān)電源的高性能誤差放大器。該誤差放大器的核心是一個(gè)三級(jí)放大結(jié)構(gòu),其中第二級(jí)放大是基于傳統(tǒng)折疊式共源共柵放大器,增加了“交叉耦合結(jié)構(gòu)”,以此實(shí)現(xiàn)高增益設(shè)計(jì)。另外,高低電平鉗位設(shè)計(jì)增強(qiáng)了誤差放大器在不同工作條件下的性能。為提高電路在開(kāi)關(guān)電源中的實(shí)用性,還設(shè)計(jì)了補(bǔ)償選擇電路。設(shè)計(jì)的誤差放大器采用TSMC 0.35 μm BCD工藝流片,電路達(dá)到設(shè)計(jì)要求,性能良好,在46XX電源模塊中得到實(shí)際應(yīng)用。
誤差放大器;共源共柵;交叉耦合;補(bǔ)償;鉗位
隨著半導(dǎo)體集成電路技術(shù)的迅猛發(fā)展以及工藝技術(shù)的不斷進(jìn)步,各式各樣的消費(fèi)電子產(chǎn)品、便攜式電子設(shè)備逐步占據(jù)人們工作和生活的方方面面。小型化的電子設(shè)備要求相應(yīng)的供電設(shè)備也必須滿足體積小、重量輕、效率高、穩(wěn)定性高等要求。因此,開(kāi)關(guān)電源逐步占據(jù)電源市場(chǎng)。開(kāi)關(guān)電源是一種通過(guò)控制功率開(kāi)關(guān)管的導(dǎo)通與關(guān)斷實(shí)現(xiàn)能量轉(zhuǎn)換和傳遞的一類(lèi)電源[1]。開(kāi)關(guān)電源的特點(diǎn)是:高效率、低功耗、智能化、集成度高[2]。
開(kāi)關(guān)電源要實(shí)現(xiàn)穩(wěn)定的輸出電壓,需要設(shè)計(jì)穩(wěn)定
的負(fù)反饋環(huán)路。而誤差放大器是開(kāi)關(guān)電源負(fù)反饋環(huán)路中不可或缺的重要組成部分。圖1是傳統(tǒng)模擬開(kāi)關(guān)電源基本結(jié)構(gòu)[3]。
圖1 傳統(tǒng)模擬開(kāi)關(guān)電源基本結(jié)構(gòu)
由圖1可以看出,誤差放大器EA的作用是采樣電源輸出電壓,并將采樣電壓與基準(zhǔn)參考電壓比較,其輸出信號(hào)就是原始的負(fù)反饋信號(hào)。因此,誤差放大器性能的優(yōu)劣直接影響開(kāi)關(guān)電源的穩(wěn)定性。
本文設(shè)計(jì)的用于開(kāi)關(guān)電源的誤差放大器EA,有“內(nèi)部補(bǔ)償”和“外部補(bǔ)償”兩種補(bǔ)償方式,如此設(shè)計(jì),在很大程度上避免了工藝偏差對(duì)EA性能以及開(kāi)關(guān)電源穩(wěn)定性的影響,電路實(shí)用性較強(qiáng)。另外,本文設(shè)計(jì)的誤差放大器還具有高增益、高性能、低功耗等優(yōu)點(diǎn)。
整個(gè)誤差放大器系統(tǒng)結(jié)構(gòu)如圖2所示,誤差放大器整體結(jié)構(gòu)包括:內(nèi)部誤差放大器(EA_Inside)、補(bǔ)償選擇電路(Compensation Select)、鉗位電路(CLAMP)。
圖2 誤差放大器EA的整體結(jié)構(gòu)設(shè)計(jì)
其中,內(nèi)部誤差放大器(EA_Inside)是本文主要設(shè)計(jì)的電路,其作用是將開(kāi)關(guān)電源輸出電壓的采樣信號(hào)與基準(zhǔn)電壓比較,輸出信號(hào)EAOUT_Inside是開(kāi)關(guān)電源負(fù)反饋環(huán)路的關(guān)鍵信號(hào)。補(bǔ)償選擇電路(Compensation Select)除了用于選擇EA的補(bǔ)償方式,還可以選擇用于開(kāi)關(guān)電源的EAOUT信號(hào)來(lái)源。鉗位電路(CLAMP)用于EA最終輸出信號(hào)的高電平鉗位。由圖2可知,本文設(shè)計(jì)的EA,輸出信號(hào)上限值是1.5 V。
3.1 內(nèi)部誤差放大器設(shè)計(jì)
內(nèi)部誤差放大器(EA-Inside)的具體電路設(shè)計(jì)如圖3所示。
如圖3所示,內(nèi)部誤差放大器(EA Inside)的整體結(jié)構(gòu)是一個(gè)三級(jí)運(yùn)算放大器。V+和V-是電路的兩個(gè)輸入端,EAOUT是電路的輸出端。VDD、Vb1、GND、VEN和LVDD都是電路的輸入信號(hào),其中LVDD是開(kāi)關(guān)電源內(nèi)部LDO的輸出端,其電壓為1.8 V。Vb1信號(hào)是偏置電壓,用于為電路各支路提供偏置電流。VEN信號(hào)是使能信號(hào),通過(guò)控制MN7管的通斷來(lái)實(shí)現(xiàn)對(duì)電路的使能控制。
圖3 內(nèi)部誤差放大器(EA_Inside)的具體電路設(shè)計(jì)
虛線圓圈內(nèi)的電路結(jié)構(gòu)是實(shí)現(xiàn)對(duì)內(nèi)部誤差放大器(EA_Inside)輸出信號(hào)的高電平鉗位,1.5 V的電壓輸入來(lái)自于開(kāi)關(guān)電源內(nèi)部基準(zhǔn)分壓模塊。虛線框內(nèi)的電路結(jié)構(gòu)用于實(shí)現(xiàn)對(duì)內(nèi)部誤差放大器(EA_Inside)輸出信號(hào)的低電平鉗位,同樣0.2 V的電壓信號(hào)輸入來(lái)自于開(kāi)關(guān)電源內(nèi)部基準(zhǔn)分壓模塊。
電路的第一級(jí)放大是由Q1、Q2實(shí)現(xiàn)的射隨器,其放大倍數(shù)約為1。
電路的第二級(jí)放大是本文重點(diǎn)設(shè)計(jì)的電路部分,其基本結(jié)構(gòu)是一個(gè)折疊式共源共柵放大器[4],由圖3可知,Q3、Q4這一對(duì)三極管是共源輸入管,而MP4、MP6兩個(gè)PMOS管是共柵管,其漏端分別是第二級(jí)放大器的兩個(gè)輸出端。另外為提高這一級(jí)運(yùn)放的增益,本文還設(shè)計(jì)了“交叉耦合”結(jié)構(gòu),見(jiàn)圖3中的MN8、MN9兩管。MN6、MN10兩管寬長(zhǎng)比為W/L,而MN8、MN9兩管的寬長(zhǎng)比是k(W/L),k<1。MN8、MN9兩管可等效為第二級(jí)放大器輸出端的兩個(gè)“負(fù)電阻”,由此實(shí)現(xiàn)增益提高,參數(shù)k的值越大,增益越大[5]。因?yàn)榈诙?jí)放大器是雙端輸入雙端輸出的對(duì)稱(chēng)電路,所以,其增益的計(jì)算可用半邊電路等效法來(lái)計(jì)
算,具體計(jì)算見(jiàn)公式(1):
公式(1)中,gm,Q3是三極管Q3的跨導(dǎo),gm,MN6是MN6管的跨導(dǎo),gm,MP4是MP4管的跨導(dǎo),Ro,MP3和Ro,MP4分別是MP3管和MP4管的漏源輸出電阻。考慮到
因此可以得到:
由公式(2)可以看出,k值越大,第二級(jí)放大倍數(shù)越大。因此,合理設(shè)計(jì)k的值,可以得到開(kāi)關(guān)電源所需的誤差放大器增益。
電路的第三級(jí)放大是普通的共源放大結(jié)構(gòu),用于進(jìn)一步增大誤差放大器的整體增益。該結(jié)構(gòu)通過(guò)MP7、MP8兩管組成的電流鏡結(jié)構(gòu),將輸出整合為一路。另外MP9、MP10、MN13、MN14四只MOS管組成一條支路,這條支路僅在誤差放大器使用外部補(bǔ)償方式時(shí)工作,其使能控制信號(hào)為CP、CN。設(shè)計(jì)這一條支路的目的在于保證誤差放大器的驅(qū)動(dòng)能力,避免因外部補(bǔ)償過(guò)大導(dǎo)致EA驅(qū)動(dòng)能力不足的風(fēng)險(xiǎn)[6]。
3.2補(bǔ)償選擇電路設(shè)計(jì)
補(bǔ)償選擇電路(Compensation Select)的具體電路設(shè)計(jì)如圖4所示。
如圖4所示,補(bǔ)償選擇電路的主要控制信號(hào)是VFB和ITH,電路工作原理是通過(guò)信號(hào)VFB、ITH的組合選通不同的傳輸門(mén),進(jìn)而選擇不同的補(bǔ)償方式以及EAOUT信號(hào)來(lái)源。虛線框內(nèi)的電阻電容網(wǎng)絡(luò)是內(nèi)部補(bǔ)償結(jié)構(gòu),其主要作用是為誤差放大器設(shè)置主極點(diǎn),進(jìn)而實(shí)現(xiàn)穩(wěn)定性補(bǔ)償。外部補(bǔ)償結(jié)構(gòu)與內(nèi)部補(bǔ)償結(jié)構(gòu)一樣,只是相關(guān)電阻電容的參數(shù)值不同。我們?cè)O(shè)計(jì)的外部補(bǔ)償力度要高于內(nèi)部補(bǔ)償,以此保證EA在開(kāi)關(guān)電源環(huán)路中工作的穩(wěn)定性。補(bǔ)償選擇電路實(shí)現(xiàn)結(jié)果見(jiàn)表1。
表1 EA電路中SELECT電路的選擇機(jī)制描述表
本文設(shè)計(jì)的誤差放大器EA用于開(kāi)關(guān)電源,VFB信號(hào)是對(duì)開(kāi)關(guān)電源輸出電壓的采樣信號(hào),該信號(hào)也是內(nèi)部誤差放大器EA的反相輸入信號(hào)。通常情況下,VFB信號(hào)的電壓幅值小于電源電壓。由表1可知,ITH信號(hào)連接方式?jīng)Q定了EA的補(bǔ)償方式。當(dāng)VFB信號(hào)幅值為電源電壓時(shí),內(nèi)部誤差放大器被停用。這種情況適用于兩片開(kāi)關(guān)電源級(jí)聯(lián)主從操作。這種工作模式屬于主從開(kāi)關(guān)電源的單主控器操作,在該模式下,主從開(kāi)關(guān)電源用同一個(gè)EAOUT信號(hào),這樣的工作方式不僅更容易對(duì)開(kāi)關(guān)電源環(huán)路進(jìn)行補(bǔ)償,還有利于實(shí)現(xiàn)主從電源更加準(zhǔn)確的級(jí)間電流分配。
圖4 補(bǔ)償選擇電路(Compensation Select)的具體電路設(shè)計(jì)
圖4所示為電路結(jié)構(gòu)中的比較器,被設(shè)計(jì)為單位增益緩沖器,其內(nèi)部結(jié)構(gòu)與圖2所示的鉗位電路(CLAMP)一樣,具體見(jiàn)3.3部分所述。
3.3鉗位電路設(shè)計(jì)
鉗位電路(CLAMP)的具體電路設(shè)計(jì)如圖5所示。
圖5 鉗位電路(CLAMP)的具體電路設(shè)計(jì)
如圖5所示,鉗位電路(CLAMP)是典型的“雙端輸入單端輸出”差分放大器。鉗位電路的主要作用是為誤差放大器最終的輸出信號(hào)設(shè)置高電平鉗位,從而提高其工作穩(wěn)定性。
完成對(duì)誤差放大器EA的具體電路設(shè)計(jì),我們用Cadence環(huán)境進(jìn)行了仿真,仿真溫度是常溫27℃,電源電壓為3.3 V。將EA的輸出端接到反相輸入端,組成單位增益放大器。通過(guò)設(shè)置,將內(nèi)部補(bǔ)償結(jié)構(gòu)接到EA的輸出端。補(bǔ)償參數(shù)為:R=10K,C1=200p,C2=269.2p。對(duì)電路進(jìn)行stb穩(wěn)定性仿真。圖6是誤差放大器EA 的stb穩(wěn)定性仿真結(jié)果。
如圖6所示,低頻下EA的增益為54.55 dB,換算之后約為533.95。仿真結(jié)果驗(yàn)證了EA的高增益設(shè)計(jì)。由圖6可以得出,誤差放大器EA的-3 dB帶寬為1.174 kHz,0 dB帶寬為938.1 kHz,相位裕度為PM = 48.81deg。
圖7是對(duì)EA進(jìn)行的瞬態(tài)仿真結(jié)果。同樣將EA接入內(nèi)部補(bǔ)償,并接成單位增益放大器結(jié)構(gòu)。在同相輸入端加入一個(gè)階躍信號(hào),仿真得到輸出端波形,并由此計(jì)算EA的建立時(shí)間(Settle Time)和擺率(Slew Rate)。
圖6 誤差放大器EA的stb穩(wěn)定性仿真結(jié)果
圖7 誤差放大器EA的瞬態(tài)仿真結(jié)果
如圖7所示,同相輸入端階躍信號(hào)在2 μs時(shí)加載到電路中,建立時(shí)間(Settle Time)一般是指輸出端信號(hào)從對(duì)輸入階躍響應(yīng)開(kāi)始到幅值誤差小于0.1%所用的時(shí)間。從圖7可以看出,本文設(shè)計(jì)的EA,建立時(shí)間約為3.42 μs。
對(duì)瞬態(tài)仿真波形加以處理,可以得到輸出信號(hào)的擺率SR,見(jiàn)圖8。
圖8 誤差放大器EA的擺率計(jì)算
如圖8所示,利用Cadence下的計(jì)算器Calculator計(jì)算輸出信號(hào)的擺率,計(jì)算選取的時(shí)間區(qū)間是輸出信號(hào)幅值由10%上升到90%的時(shí)間。最終計(jì)算得到SR = 379.4 mV/μs。
一個(gè)高性能的誤差放大器,要求具有較高的共模抑制比CMRR和電源抑制比PSRR。共模抑制比直觀反映了誤差放大器放大差模信號(hào)抑制共模信號(hào)的能力,電源抑制比PSRR還分為對(duì)電源擾動(dòng)的抑制PSRR+和對(duì)地信號(hào)擾動(dòng)的抑制PSRR-。圖9~圖11是對(duì)誤差放大器共模抑制比和電源抑制比的AC頻率仿真結(jié)果。
如圖9~圖11所示,誤差放大器EA的CMRR = 68.8 dB,PSRR+ = 62.24 dB,PSRR- = 67.97 dB。這樣的結(jié)果滿足誤差放大器高性能的要求。
本文介紹了一種用于開(kāi)關(guān)電源的高性能誤差放大器設(shè)計(jì),具體分析了電路的設(shè)計(jì)原理,并對(duì)誤差放大器的增益、帶寬、相位裕度、CMRR等基本參數(shù)指標(biāo)進(jìn)行了仿真驗(yàn)證,仿真結(jié)果滿足設(shè)計(jì)要求。本文設(shè)計(jì)的誤差放大器已通過(guò)流片測(cè)試驗(yàn)證,成功應(yīng)用于開(kāi)關(guān)電源46XX模塊中,取得了良好的使用效果。
圖9 誤差放大器EA的CMRR AC頻率仿真結(jié)果
圖10 誤差放大器EA的PSRR+ AC頻率仿真結(jié)果
圖11 誤差放大器EA的PSRR- AC頻率仿真結(jié)果
[1] 周志敏.開(kāi)關(guān)電源的分類(lèi)及應(yīng)用[J].電子質(zhì)量,2001,3:36-37.
[2] 孫剛.開(kāi)關(guān)電源未來(lái)發(fā)展趨勢(shì)的討論[J].電子工程師,2002,35:45-46.
[3] Abranham I Pressman著,王志強(qiáng)等譯.開(kāi)關(guān)電源設(shè)計(jì)(第二版)[M].北京:電子工業(yè)出版社,2005.7-16.
[4] Phillip E Ellen, Douglas R Holberg著,馮軍,李志群譯.CMOS模擬集成電路設(shè)計(jì)[M].北京:電子工業(yè)出版社,2006.162-166.
[5] Behzad Razav著,陳貴燦,程軍,張瑞智等譯.模擬CMOS集成電路設(shè)計(jì) [M].西安:西安交通大學(xué)出版社,2003.109-110.
[6] Jie Yah,Randall L,Geiger.A negative conductance voltage gain enhancement technique for low voltage high speed CMOS op amp design[C].Roe 43rdIEEE Midwest Symp on Circuit and system, Learning MI. 8-11.
Design of a High Performance Error Amplifi er for Switching Power Supply
PAN Fuyue, LI Xiankun
(China Electronics Technology Group Corporation, No.58 Research Institute, Wuxi 214035, China)
A high performance error amplifi er for switching power supply was presented. Its core design is a three stage amplifi er. In order to get high gain, we design a “cross coupling structure” for the second stage amplifier which is based on traditional folding cascade. In addition, the high-low level clamp design can enhance the amplifi er’s working performance. To improve the EA’s practicality in fi eld of switching power supply, a compensation selecting circuit was designed. The EA in this paper has been chipped by TSMC 0.35 μm BCD process and get a high performance. Also it has been applied in 46XX power supply.
error amplifi er; cascade; cross coupling; clamp; compensation
TN433
A
1681-1070(2015)11-0021-05
潘福躍(1989—),男,山東濟(jì)南人,2013年畢業(yè)于電子科技大學(xué)微電子與固體電子學(xué)院,碩士學(xué)歷,現(xiàn)在中國(guó)電子科技集團(tuán)公司第五十八研究所從事模擬集成電路設(shè)計(jì)研發(fā)工作,主要研究方向?yàn)橹悄芄β始呻娐?、DC-DC電源轉(zhuǎn)換器、復(fù)位監(jiān)控電路等。
2015-6-4