丁躍澆,陳 松,榮 軍,譚 榮(湖南理工學(xué)院 信息與通信工程學(xué)院,湖南 岳陽(yáng) 414006)
數(shù)字正弦信號(hào)失真度測(cè)量?jī)x的設(shè)計(jì)*
丁躍澆,陳松,榮軍,譚榮(湖南理工學(xué)院信息與通信工程學(xué)院,湖南岳陽(yáng)414006)
針對(duì)模擬控制正弦信號(hào)失真度測(cè)試儀體積大、測(cè)試精度低和使用不方便的缺點(diǎn),設(shè)計(jì)了數(shù)字控制正弦信號(hào)失真度測(cè)試儀。該系統(tǒng)以單片機(jī)和FPGA相結(jié)合為控制核心,運(yùn)用快速傅里葉變換(FFT)為主要分析工具,對(duì)信號(hào)輸入電路進(jìn)行程控衰減、放大與預(yù)濾波處理,實(shí)現(xiàn)了量程自動(dòng)轉(zhuǎn)換和數(shù)據(jù)采樣,并且成功避免了頻率混疊現(xiàn)象。最后,系統(tǒng)完成了軟硬件電路設(shè)計(jì)后,經(jīng)過測(cè)試,該系統(tǒng)能夠?qū)斎胄盘?hào)進(jìn)行總功率和譜功率的測(cè)量和分析,并能正確地判斷未知信號(hào)的周期性并測(cè)量出周期信號(hào)的周期,也能正確測(cè)量規(guī)定頻率范圍內(nèi)正弦信號(hào)的失真度,在高校實(shí)驗(yàn)室有廣泛的應(yīng)用價(jià)值。
失真度;數(shù)字控制;頻譜;頻率混疊
波形失真又稱非線性失真,它是由放大電路的非線性引起的。非線性失真又包括諧波失真和互調(diào)失真,本文研究的失真均為諧波失真。在無線電計(jì)量測(cè)試中,許多參數(shù)的準(zhǔn)確度都涉及失真度測(cè)量問題,尤其在信息產(chǎn)生、傳遞和接收過程中,必須準(zhǔn)確分析和處理好失真問題。失真度測(cè)試儀就是一種用于測(cè)量信號(hào)失真度的儀器,在電子產(chǎn)品的生產(chǎn)和檢測(cè)中有著廣泛的應(yīng)用[1-2]。目前市面上的失真度測(cè)試系統(tǒng)仍以模擬測(cè)試為主,而數(shù)字化測(cè)試系統(tǒng)很少而且價(jià)格昂貴,因此開發(fā)性價(jià)比高的數(shù)字化失真度測(cè)試系統(tǒng)有著重要意義。本文研發(fā)了一款基于FPGA與單片機(jī)結(jié)合的數(shù)字失真度測(cè)量系統(tǒng),該系統(tǒng)能夠?qū)崿F(xiàn)精確失真度測(cè)試,具有高性能、高可靠性、低成本和易操作等特點(diǎn),具有較高的應(yīng)用價(jià)值。
1.1失真度測(cè)試原理
一個(gè)失真的正弦周期振蕩信號(hào)電壓,除有基波電壓分量外,還有各次諧波分量存在,把周期失真的正弦信號(hào)展開成傅里葉級(jí)數(shù),如式(1)所示[3]:
式(1)中f(t)為含有諧波失真的正弦波,A0/2為正弦波中的直流分量,An為第n次諧波的振幅,n為失真正弦波中所含最高諧波次數(shù),ω0為標(biāo)準(zhǔn)正弦波的角頻率,φn為第n次諧波相對(duì)于基波的初相角。
一般地,正弦波的失真用失真度表示,即用所有諧波有效值之和與基波有效值之比的平方根來表示,而基于FFT的失真度儀采用頻域分析方法,通過計(jì)算傅里葉系數(shù)C1,C2,…,C3,最后得到失真度大小。因此,失真度可以由式(2)定義:
根據(jù)式(2)可知:如果要求含最高諧振波次數(shù)為n次的失真度,只要求出各次諧波的幅值,就可計(jì)算出信號(hào)的失真度。
1.2系統(tǒng)方案實(shí)現(xiàn)
模擬失真度測(cè)試儀主要采用模擬器件實(shí)現(xiàn),造成了體積大,調(diào)試和維護(hù)不方便?;谝陨显?,本文設(shè)計(jì)了數(shù)字失真度測(cè)試儀,考慮到成本和設(shè)計(jì)方面的原因,本系統(tǒng)采用FPGA與單片機(jī)相結(jié)合的方案。輸入信號(hào)先經(jīng)過衰減/放大與濾波處理后,再進(jìn)行A/D采樣等數(shù)字化處理,然后由FPGA完成A/D數(shù)據(jù)存取、FFT算法及頻率測(cè)量,單片機(jī)完成系統(tǒng)的控制、周期性判斷、信號(hào)功率譜和失真度的計(jì)算等。此方案大大降低了單片機(jī)的負(fù)荷,提高了整個(gè)系統(tǒng)的處理速度與測(cè)量精度,其系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。
圖1 系統(tǒng)總體結(jié)構(gòu)框圖
2.1輸入程控電路設(shè)計(jì)
為了使輸入信號(hào)的電壓范圍擴(kuò)寬,設(shè)計(jì)了一個(gè)具有8擋量程的程控放大器,實(shí)現(xiàn)量程自動(dòng)轉(zhuǎn)換,保證A/D轉(zhuǎn)換器輸入電壓保持在0.5 V~2 V。此電路由運(yùn)放、模擬開關(guān)和電阻網(wǎng)絡(luò)組成,具體電路如圖 2所示[4-6]。
圖2 程控放大電路原理圖
2.2輸入總功率測(cè)量電路設(shè)計(jì)
由真有效值測(cè)量芯片AD637直接接入單片機(jī),單片機(jī)內(nèi)部的12位A/D實(shí)現(xiàn)A/D轉(zhuǎn)換,然后由單片機(jī)完成功率計(jì)算。具體電路如圖3所示。
圖3 總功率測(cè)量電路原理圖
2.3預(yù)濾波電路設(shè)計(jì)
為了使輸入信號(hào)的頻率成分限定在 20Hz~10kHz范圍內(nèi),并防止采樣頻率出現(xiàn)混疊現(xiàn)象,在進(jìn)行AD采樣前要進(jìn)行預(yù)濾波處理。因此,采用開關(guān)電容濾波器MAX297進(jìn)行預(yù)濾波電路設(shè)計(jì),具體電路如圖4所示,其中fc=11kHz。
圖4 預(yù)濾波電路原理圖
2.4信號(hào)整形電路設(shè)計(jì)
在測(cè)量正弦信號(hào)的失真度時(shí),需對(duì)被測(cè)信號(hào)進(jìn)行整形與測(cè)頻,然后使用DDS產(chǎn)生該頻率128倍頻A/D采樣時(shí)鐘。因此整形電路如圖5所示。
圖5 信號(hào)整形電路原理圖
3.1FPGA程序設(shè)計(jì)
本系統(tǒng)中FPGA負(fù)責(zé)數(shù)據(jù)存取、FFT運(yùn)算及頻率測(cè)量等功能,基本框圖如圖6所示。FPGA的內(nèi)部結(jié)構(gòu)包括4個(gè)部分,通信由FPGA內(nèi)部總線實(shí)現(xiàn),與外部的通信通過C51系列MCU的標(biāo)準(zhǔn)總線實(shí)現(xiàn),各部分之間通過總線轉(zhuǎn)換模塊控制通信。通過設(shè)立控制寄存器來控制及反映FPGA內(nèi)部各模塊的工作狀態(tài)。根據(jù)FPGA的程序開發(fā)功能,采取“由頂向下”的設(shè)計(jì)方法,使用VHDL語言設(shè)計(jì)出數(shù)據(jù)存取、頻率測(cè)量和控制模塊;然后使用VHDL語言并結(jié)合Altera公司提供的IP核(FFT2.2.1)實(shí)現(xiàn)FFT算法[7-8]。
圖6 FPGA與單片機(jī)接線原理圖
3.2單片機(jī)C851F020程序設(shè)計(jì)
本系統(tǒng)中單片機(jī)采用C8051F020,它主要是實(shí)現(xiàn)控制和數(shù)據(jù)處理中心的作用,實(shí)現(xiàn)對(duì)程控放大、FPGA、人機(jī)接口及DDS電路的控制,同時(shí)負(fù)責(zé)計(jì)算信號(hào)的總功率和各頻率成分的功率、正弦信號(hào)失真度,還要負(fù)責(zé)信號(hào)的周期性判斷等。
3.3周期性判斷方法
程序設(shè)計(jì)中將輸入信號(hào)分為兩個(gè)頻段,一個(gè)頻段的頻率范圍為20Hz~500Hz,另外一個(gè)頻段的頻率范圍為500Hz~10kHz。將頻率分段后再進(jìn)行功率譜分析,以判斷是否有周期性信號(hào)存在。信號(hào)周期性判斷方案參數(shù)具體設(shè)置如表1所示。
4.1技術(shù)指標(biāo)
技術(shù)指標(biāo):輸入電壓信號(hào)的范圍為5mV~19.99V,頻率范圍為20Hz~10kHz,各頻率分量功率測(cè)量的相對(duì)誤差絕對(duì)值≤10%,要求能準(zhǔn)確計(jì)算出信號(hào)的功率譜及
表1 信號(hào)周期性判斷方案參數(shù)設(shè)置表
失真度,要能準(zhǔn)確判斷信號(hào)的周期。
4.2測(cè)量結(jié)果及分析
在開機(jī)狀態(tài)下,用4位半萬用表進(jìn)行測(cè)量,輸入信號(hào)電壓范圍及量程自動(dòng)轉(zhuǎn)換測(cè)試結(jié)果如表2所示。從表2可以看出,譜功率相對(duì)誤差最大為5%,完全滿足系統(tǒng)設(shè)計(jì)要求,而且得到了失真度精確測(cè)試數(shù)據(jù)。
表2 輸入信號(hào)電壓范圍及量程自動(dòng)轉(zhuǎn)換測(cè)試表
輸入信號(hào)頻率范圍、頻率分辨率、頻率分量功率測(cè)量相對(duì)誤差和失真度測(cè)量具體結(jié)果如表3所示。
表3 正弦波頻率范圍、頻率分辨率、頻率分量功率測(cè)量相對(duì)誤差和失真度測(cè)量記錄表(Vp-p=2 V)
總功率和譜功率的具體測(cè)試結(jié)果如表4所示。其中,計(jì)算標(biāo)準(zhǔn)功率時(shí)的電壓以儀器輸出值為準(zhǔn)。從表4可以看出,總功率的相對(duì)誤差絕對(duì)值小于10%,達(dá)到了設(shè)計(jì)的要求。
本文設(shè)計(jì)了基于FPGA與單片機(jī)相結(jié)合的數(shù)字控制正弦信號(hào)失真度測(cè)量?jī)x,該系統(tǒng)相對(duì)傳統(tǒng)的模擬控制正
表4總功率和功率譜測(cè)量記錄表
標(biāo)準(zhǔn)20206.667 6.667 300Hz 1 kHz 300Hz 1 kHz測(cè)量21.7020.75 7.168 7.08誤差/% 8.51 3.75 7.52 6.20f1 17.63 17.584 7.182 8 7.143 2 5f10.702 6 0.688 3 0.011 2 0.011 0功率和22.465 20.737 7.267 07.254 5功率/總功% 98.69 99.94 97.37 98.29 3f11.953 5 1.959 7 0.086 00.085 6信號(hào)及頻率方波VP-P=2 V三角波Vp-1=2 V總功率/mV譜功率/mW
Design of sinusoidal signal distortion measurement instrument for digital control
Ding Yuejiao,Chen Song,Rong Jun,Tan Rong
(Department of Information and Communication Engineering,Hunan Institute of Science and Technology,Yueyang 414006,China)
For the large volume,low testing precision and inconvenient use of sinusoidal signal distortion measurement instrument for analog control,the paper designs digital control distortion measurement instrument.The system uses single-chip microcomputer and FPGA as the control core,and uses FFT as the main analytical tool.The system makes the signals of input circuit programmable attenuation,amplification and pre-filtering process,and also realizes the automatic range switching and data sampling,and successfully avoids the phenomenon of frequency aliasing.At last the system completes the design of software and hardware circuit.After testing,the system can make the measurement and analysis of total power and spectral power,correctly judge the period of unknown signal periodicity,and correctly measure the distortion of sinusoidal signal with specified frequency.It has a wide range of value of application in the university laboratory.
distortion;digital control;frequency spectrum;frequency aliasing
TM46
A
1674-7720(2015)12-0064-03
國(guó)家級(jí)“電子信息工程”專業(yè)綜合改革試點(diǎn)專業(yè)(高教司函[2013]5號(hào))