，

(中國(guó)空空導(dǎo)彈研究院，河南 洛陽(yáng) 471009)

模擬電子開(kāi)關(guān)陣列的測(cè)試系統(tǒng)設(shè)計(jì)

孫龍濤，趙月琴

(中國(guó)空空導(dǎo)彈研究院，河南 洛陽(yáng) 471009)

0 引言

電子系統(tǒng)中，超過(guò)20%的系統(tǒng)故障是由線纜的失效引起的[1]，日常生產(chǎn)和維護(hù)中，對(duì)其檢測(cè)是人工通過(guò)萬(wàn)用表對(duì)照接線表進(jìn)行逐點(diǎn)導(dǎo)通測(cè)量，該方法落后，且存在著工作量大、效率低、易出錯(cuò)和測(cè)試不能詳盡等問(wèn)題。若直接外購(gòu)?fù)ㄓ玫木€纜測(cè)試設(shè)備，其功能雖然能夠滿足測(cè)試需求，但其價(jià)格昂貴，而且通常這種儀器有許多功能不能充分利用，從而造成資源的浪費(fèi)?；谏鲜鲈?，設(shè)計(jì)了一種小型、便攜和經(jīng)濟(jì)的線纜測(cè)試系統(tǒng)。它不僅可以測(cè)出線纜組件中任意兩個(gè)端點(diǎn)之間的阻值，根據(jù)接線表判斷出錯(cuò)連和漏連，而且可以檢測(cè)出線纜組件中連接的繼電器的故障情況。

1 測(cè)試方案設(shè)計(jì)

某電子設(shè)備電纜組件示意如圖1a所示，圖中XS1、XP1～XP4電連接器共有n個(gè)連接端點(diǎn)，這n個(gè)端點(diǎn)之間的連接關(guān)系均為直通線或者是通過(guò)功率電阻連接，本測(cè)試系統(tǒng)的任務(wù)就是測(cè)試XS1、XP1～XP4之間及其與電路板之間連接關(guān)系，并將其中的漏連和誤連檢測(cè)出來(lái)?？蓪D1a所示的待測(cè)電纜組件看作成如圖1b所示的具有若干端點(diǎn)的待測(cè)黑盒子，黑盒子有n個(gè)線纜連接端子，用W1～Wn表示，黑盒子內(nèi)部為直通線、功率電阻或是繼電器。

圖1 待測(cè)產(chǎn)品示意

線纜測(cè)試系統(tǒng)的測(cè)試原理電路圖如圖2所示。設(shè)圖1b中所示的2個(gè)端點(diǎn)Wi和Wj之間的電阻為Rx，根據(jù)歐姆定律，只要測(cè)試出R0上的電壓值，就可計(jì)算出Rx值。測(cè)試過(guò)程首先要選中這兩個(gè)端點(diǎn)，在端點(diǎn)Wi處施加+5V的基準(zhǔn)電壓，然后采集端點(diǎn)Wj處的輸出電壓值，然后根據(jù)設(shè)定的通斷判據(jù)，就可判斷Wi和Wj之間的連接狀態(tài)。如判據(jù)可設(shè)定Rx值小于5Ω，則認(rèn)為Wi和Wj之間為短路，如Rx值大于80kΩ，則認(rèn)為Wi和Wj之間為開(kāi)路。如果測(cè)得阻值在5～80Ω之間，則直接在顯示屏中顯示這2個(gè)端點(diǎn)之間的阻值。對(duì)于圖1a中繼電器的檢測(cè)則是在繼電器的輸入端施加一個(gè)激勵(lì)，在輸出端檢測(cè)是否導(dǎo)通，檢測(cè)方法與其它端點(diǎn)相同。

圖2 任意兩端點(diǎn)間通斷關(guān)系測(cè)試原理

圖3 ADG406原理電路

根據(jù)圖2的測(cè)試原理，要完成幾百個(gè)端點(diǎn)中任意一點(diǎn)Wi與所有其它端點(diǎn)的導(dǎo)通狀態(tài)測(cè)試，需要每個(gè)端點(diǎn)在測(cè)試過(guò)程中必須是既可以作為輸入端點(diǎn)又可以作為輸出端點(diǎn)，即每個(gè)端點(diǎn)在不同的時(shí)刻既能連接到基準(zhǔn)5V，又能連接到采集點(diǎn)，這就需要設(shè)計(jì)開(kāi)關(guān)陣列電路和掃描控制電路。本設(shè)計(jì)擬采用16選1模擬電子開(kāi)關(guān)器件作為線纜端點(diǎn)選擇陣列的基本器件。模擬電子開(kāi)關(guān)選用的是AD公司生產(chǎn)ADG406，ADG406的電路原理如圖3所示。它可采用單電源供電或雙電源供電，采用雙電源供電時(shí)，其導(dǎo)通電阻一般為50Ω，最大為80Ω。設(shè)計(jì)中采用雙電源供電模式，供電電壓為±15V。EN為ADG406的片選信號(hào)，A0～A3為16路開(kāi)關(guān)的地址選通信號(hào)，根據(jù)通道選通信號(hào)A0～A3值的不同，內(nèi)部譯碼電路通過(guò)譯碼可使S1～S16中的其中一個(gè)端點(diǎn)與端點(diǎn)D接通。

根據(jù)以上測(cè)試方案可以推導(dǎo)出圖2的兩個(gè)端點(diǎn)之間的電阻為：

(1)

R0為電路中接入的已知電阻，Vin和Vdout都由CPU模塊通過(guò)AD采集卡采集得到。ron為模擬電子開(kāi)關(guān)的通道導(dǎo)通電阻，由于模擬電子開(kāi)關(guān)的導(dǎo)通電阻一般為幾十歐姆，所以在計(jì)算端點(diǎn)之間電阻時(shí)不能忽略該導(dǎo)通電阻。ron模擬電子開(kāi)關(guān)導(dǎo)通時(shí)的導(dǎo)通電阻。ron的大小要在實(shí)驗(yàn)中通過(guò)測(cè)試數(shù)據(jù)計(jì)算。

2 測(cè)試系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)

2.1 系統(tǒng)組成

測(cè)試系統(tǒng)硬件平臺(tái)包括：PC/104主機(jī)板、接口板、AD采集卡、端點(diǎn)選擇陣列電路板、測(cè)試電纜、鍵盤(pán)和顯示屏等，如圖4所示。硬件電路除須自行設(shè)計(jì)線纜端點(diǎn)選擇陣列電路和I/O擴(kuò)展板卡外，其它采用市場(chǎng)上的貨架產(chǎn)品。主CPU模塊采用X86兼容的處理器，最高運(yùn)行速度可以達(dá)到300MHz，它通過(guò)PC/104總線和接口板、AD采集卡連接。AD采集卡具有16路模擬信號(hào)采集通道，設(shè)置為單極性，每個(gè)通道的輸入電壓范圍為0～5V，采集精度12位。主CPU模塊上有顯示器接口和鍵盤(pán)接口，用于系統(tǒng)軟件開(kāi)發(fā)和產(chǎn)品調(diào)試。

圖4 系統(tǒng)組成

2.2 端點(diǎn)選擇開(kāi)關(guān)陣列電路設(shè)計(jì)

由多個(gè)ADG406器件組成的開(kāi)關(guān)陣列電路如圖5所示。這些電子開(kāi)關(guān)被分為2組，從U1到Um為一組，稱(chēng)它為U陣列，從D1到Dm為另一組，稱(chēng)它為D陣列。這里m的值取決于待測(cè)產(chǎn)品的端點(diǎn)數(shù)n。2組模擬電子開(kāi)關(guān)組成了2個(gè)n選1的陣列電路，U陣列用于從待測(cè)產(chǎn)品的n個(gè)端點(diǎn)中選擇一個(gè)端點(diǎn)作為輸入端點(diǎn)，并將該端點(diǎn)施加+5V測(cè)試基準(zhǔn)電壓，而D陣列用于從待測(cè)產(chǎn)品的n個(gè)端點(diǎn)中選擇一個(gè)端點(diǎn)指定為輸出端點(diǎn)，并將該端點(diǎn)經(jīng)過(guò)一個(gè)電阻接地。測(cè)試系統(tǒng)中的端點(diǎn)數(shù)約為288個(gè)，所以共需要288×2=576路開(kāi)關(guān)，需要的ADG406器件數(shù)至少為576÷16=36片，考慮設(shè)計(jì)余量，測(cè)試使用了40片ADG406，也即40片ADG406組成了2個(gè)320選1開(kāi)關(guān)。640路開(kāi)關(guān)的通斷由計(jì)算機(jī)掃描控制電路控制，每一片ADG406的16個(gè)開(kāi)關(guān)需要5個(gè)I/O控制信號(hào)來(lái)選擇其中一個(gè)開(kāi)關(guān)，則該2組開(kāi)關(guān)陣列需要40×5=200路I/O控制電路，由于計(jì)算機(jī)I/O空間有限，需要通過(guò)計(jì)算機(jī)I/O擴(kuò)展板卡完成控制。系統(tǒng)設(shè)計(jì)了基于CPLD的PC/104 I/O擴(kuò)展板卡，在嵌入式工控機(jī)的控制下，I/O擴(kuò)展板卡輸出U陣列和D陣列的片選信號(hào)和片內(nèi)通道地址選通信號(hào)，使U陣列和D陣列各有一個(gè)且僅有一個(gè)開(kāi)關(guān)閉合，就形成圖2示的測(cè)試電路。這樣當(dāng)按照一定的排列組合方式依次閉合U陣列中模擬開(kāi)關(guān)，再依次閉合D陣列模擬開(kāi)關(guān)，并采集和處理輸出數(shù)據(jù)，即可判斷所有端點(diǎn)間的通斷狀態(tài)。

圖5 線纜通斷檢測(cè)實(shí)現(xiàn)原理

2.3 基于CPLD的I/O擴(kuò)展板卡設(shè)計(jì)

I/O擴(kuò)展板用于端點(diǎn)選通開(kāi)關(guān)陣列電路板的選通和關(guān)斷控制，在主機(jī)板的控制下實(shí)現(xiàn)對(duì)線纜端點(diǎn)的掃描控制。CPU通過(guò)對(duì)外部I/O寫(xiě)操作，產(chǎn)生選通I/O信號(hào)和控制繼電器檢測(cè)的I/O控制信號(hào)。PC/104 I/O擴(kuò)展板電路原理如圖6所示。

PC/104嵌入式系統(tǒng)支持的端口數(shù)目是1024個(gè)，其中部分端口被系統(tǒng)占用。為了防止設(shè)計(jì)接口板時(shí)選用的端口地址與PC/104主板已經(jīng)占用的地址沖突，采用了板卡地址用戶可設(shè)置的設(shè)計(jì)方法[2]。將一個(gè)撥碼開(kāi)關(guān)和一個(gè)數(shù)據(jù)比較器組成一個(gè)基地址選擇電路，通過(guò)設(shè)置撥碼開(kāi)關(guān)就可以修改接口板的地址，以提高系統(tǒng)的可擴(kuò)展性。

圖6 PC/104總線接口電路

接口電路中CPLD將總線送來(lái)的數(shù)據(jù)經(jīng)過(guò)鎖存、匹配及譯碼后，轉(zhuǎn)換為控制電子開(kāi)關(guān)陣列導(dǎo)通的控制信號(hào)，其另外一個(gè)功能是產(chǎn)生控制繼電器檢測(cè)的I/O控制信號(hào)。

3 測(cè)試系統(tǒng)的軟件設(shè)計(jì)

根據(jù)課題要求，測(cè)試系統(tǒng)應(yīng)具有很好的實(shí)時(shí)性和友好的人機(jī)界面，QNX操作系統(tǒng)實(shí)時(shí)性好且人機(jī)交互界面開(kāi)發(fā)設(shè)計(jì)簡(jiǎn)單，另外測(cè)試系統(tǒng)在進(jìn)行線纜通斷的檢測(cè)過(guò)程中需要進(jìn)行大量的I/O操作，QNX操作系統(tǒng)下I/O操作速度非常快，可縮短系統(tǒng)的測(cè)試速度[3]，故本設(shè)計(jì)選用QNX操作系統(tǒng)。測(cè)試系統(tǒng)應(yīng)用軟件設(shè)計(jì)在QNX操作系統(tǒng)平臺(tái)和其開(kāi)發(fā)工具PhAB(photon application builder)環(huán)境下使用C語(yǔ)言完成。應(yīng)用軟件設(shè)計(jì)主要是人機(jī)交互界面和測(cè)試控制程序設(shè)計(jì)。系統(tǒng)軟件設(shè)計(jì)主要功能如下：

a.手動(dòng)輸入接線表功能，在進(jìn)行線纜通斷關(guān)系檢測(cè)前，必須要有待檢產(chǎn)品的轉(zhuǎn)接線表和接線表，需要用戶在測(cè)試前能夠通過(guò)人機(jī)交互界面手動(dòng)輸入。

b.接線表自動(dòng)生成功能，通過(guò)軟件對(duì)完好的產(chǎn)品進(jìn)行測(cè)試后，將測(cè)試結(jié)果生成接線表并存儲(chǔ)，作為同型號(hào)中待測(cè)產(chǎn)品的測(cè)試基準(zhǔn)。

c.端點(diǎn)掃描控制程序，按照設(shè)定流程逐次掃描各個(gè)端點(diǎn)，完成系統(tǒng)的測(cè)試控制。

d.測(cè)試完成,顯示錯(cuò)誤的連線及位置信息。

4 測(cè)試系統(tǒng)主要性能分析

4.1 電子開(kāi)關(guān)阻抗測(cè)試

ron的確定方法如下，當(dāng)?shù)趇個(gè)端點(diǎn)和第j個(gè)端點(diǎn)用短導(dǎo)線直接連通，則Rij的值應(yīng)該近似為零，這時(shí)，式(1)變?yōu)椋?/p>

則

(2)

根據(jù)式(2)可以測(cè)出每一路電子開(kāi)關(guān)閉合時(shí)的實(shí)際阻抗值，將這個(gè)阻抗值以矩陣的形式儲(chǔ)存，作為式(1)計(jì)算Rij的值一個(gè)重要參數(shù)。

4.2 線纜通斷阻抗測(cè)試精度分析

由于線纜通斷的檢測(cè)原理是根據(jù)檢測(cè)到的電壓值計(jì)算兩個(gè)端點(diǎn)之間的電阻大小，從而判斷兩者之間的連接關(guān)系。因此,電阻測(cè)試精度直接影響著線纜通斷的判斷。系統(tǒng)電阻測(cè)試精度受電子開(kāi)關(guān)的導(dǎo)通電阻、AD采集精度、被測(cè)電阻阻值大小以及計(jì)算誤差等因素的影響。在測(cè)量小阻值的電阻時(shí)，影響系統(tǒng)測(cè)試精度的主要因素是模擬電子開(kāi)關(guān)自身的導(dǎo)通電阻，原因是模擬開(kāi)關(guān)導(dǎo)通電阻受到自身特性差異以及環(huán)境和溫度的影響較大。實(shí)驗(yàn)數(shù)據(jù)表明，常溫下在對(duì)阻值小于10Ω的電阻進(jìn)行測(cè)試時(shí)，如果模擬電子開(kāi)關(guān)導(dǎo)通電阻取固定值，則系統(tǒng)電阻測(cè)量偏差在3Ω以?xún)?nèi)。此時(shí)AD采集卡引起的模擬信號(hào)采集誤差在毫伏級(jí)，與模擬開(kāi)關(guān)的導(dǎo)通電阻引起的誤差相比小得多，可以忽略不計(jì)。隨著電阻的增大，影響系統(tǒng)測(cè)量精度的主要因素轉(zhuǎn)變?yōu)锳D采集的量化誤差，電阻越大，測(cè)量誤差越大，這個(gè)結(jié)論與理論分析基本是一致的。實(shí)驗(yàn)選取了不同規(guī)格電阻來(lái)測(cè)試系統(tǒng)的測(cè)量精度，統(tǒng)計(jì)數(shù)據(jù)表明，1kΩ以下電阻測(cè)量誤差在5Ω以?xún)?nèi)，當(dāng)電阻大于10kΩ時(shí)，測(cè)量誤差將達(dá)到幾千歐姆，且電阻越大誤差越大。

在測(cè)量小阻值的電阻時(shí)，為了減小模擬開(kāi)關(guān)導(dǎo)通電阻對(duì)測(cè)試精度的影響，系統(tǒng)采取自校準(zhǔn)設(shè)計(jì)，即每次測(cè)量前記錄當(dāng)時(shí)所有通道的導(dǎo)通電阻，通過(guò)計(jì)算測(cè)試值和校準(zhǔn)值之間的差值得到各個(gè)端點(diǎn)間電阻值，盡可能的減小不同環(huán)境因素造成的測(cè)試精度偏差，提高了測(cè)試的準(zhǔn)確度。試驗(yàn)表明，采用自校準(zhǔn)設(shè)計(jì)后線纜通斷檢測(cè)的測(cè)試精度可以達(dá)到1Ω以?xún)?nèi)。系統(tǒng)主要針對(duì)線纜的通斷關(guān)系測(cè)試，所以對(duì)大阻值電阻的測(cè)試精度要求不高，只要設(shè)置好相應(yīng)的判斷臨界值，即能正確判斷出線纜的連接關(guān)系。結(jié)果表明，系統(tǒng)測(cè)試精度滿足線纜通斷判斷的測(cè)試要求。

4.3 系統(tǒng)測(cè)試時(shí)間分析

系統(tǒng)測(cè)試時(shí)間的長(zhǎng)短取決于端點(diǎn)掃描次數(shù)、CPU的I/O操作時(shí)間、AD采集時(shí)間、阻值計(jì)算時(shí)間和結(jié)果顯示時(shí)間。測(cè)試過(guò)程中線纜通斷檢測(cè)需要進(jìn)行大量的I/O端口操作和AD采集操作，為此通過(guò)實(shí)驗(yàn)分別測(cè)試了在QNX操作系統(tǒng)下進(jìn)行一次I/O操作和一次AD采集的時(shí)間。經(jīng)過(guò)實(shí)驗(yàn)測(cè)量計(jì)算得出一次I/O操作的時(shí)間為3.8μs，一次AD采集的時(shí)間為0.348ms，由于AD采集采用的是掃描法，應(yīng)用程序中的一條AD采集語(yǔ)句，對(duì)AD采集卡而言，實(shí)際完成的是對(duì)其16個(gè)通道的采集。因此，每個(gè)AD通道采集時(shí)間為0.348ms/16通道，即21.7 μs，與AD采集卡給出的每個(gè)通道采集時(shí)間20μs的硬件指標(biāo)基本吻合。

5 結(jié)束語(yǔ)

采用PC/104嵌入式工控機(jī)和QNX嵌入式操作系統(tǒng)的軟硬件平臺(tái)，設(shè)計(jì)一種小型、便攜和經(jīng)濟(jì)實(shí)用的線纜測(cè)試系統(tǒng)。系統(tǒng)運(yùn)用了模擬電子開(kāi)關(guān)的雙向?qū)ㄐ酝瓿闪硕它c(diǎn)選擇陣列電路設(shè)計(jì)，替代了電磁繼電器陣列電路，提高了系統(tǒng)的可靠性。通過(guò)實(shí)測(cè)，端點(diǎn)數(shù)目為288個(gè)的線纜組件，測(cè)試時(shí)間約需2min，對(duì)阻抗在5Ω與1kΩ之間的連線測(cè)試精度在3Ω以?xún)?nèi)，但阻抗在5Ω以下1kΩ以上的連接線的測(cè)量精度較差，由于電纜組件的故障模式絕大多數(shù)情況下為漏連(斷路)和誤連(短路)，所以該測(cè)試系統(tǒng)能滿足大多數(shù)實(shí)際應(yīng)用。對(duì)精度要求較高的應(yīng)用場(chǎng)合，需要對(duì)該測(cè)試系統(tǒng)進(jìn)一步研究和設(shè)計(jì)完善。

[1] 周恒.基于ATmega128單片機(jī)的線纜檢測(cè)系統(tǒng)設(shè)計(jì)[D].武漢：武漢科技大學(xué),2008.

[2] 程良明.基于FPGA的電路板光板測(cè)試機(jī)硬件設(shè)計(jì)與樣機(jī)研制[D].武漢：湖北工業(yè)大學(xué).2005.

[3] 殷代宗.基于QNX實(shí)時(shí)操作系統(tǒng)的嵌入式測(cè)試系統(tǒng)的開(kāi)發(fā)[D].西安：西北工業(yè)大學(xué)，2007.

Design of Testing System Based on Electronic Switch Matrix Circuit

SUNLongtao，ZHAOYueqin

(China Air-to-Air Missile Academy，Luoyang 471009,China)

市場(chǎng)上的線纜測(cè)試儀大多采用電磁繼電器陣列，功能強(qiáng)大，價(jià)格昂貴。以PC/104嵌入式工控機(jī)和QNX嵌入式操作系統(tǒng)為核心，采用模擬電子開(kāi)關(guān)式線纜端點(diǎn)選擇陣列和基于可編程邏輯器件(CPLD)的線纜端點(diǎn)掃描控制電路，設(shè)計(jì)實(shí)現(xiàn)了一種小型、經(jīng)濟(jì)實(shí)用的線纜組件自動(dòng)測(cè)試系統(tǒng)。最后對(duì)測(cè)試系統(tǒng)進(jìn)行了試驗(yàn)驗(yàn)證，并對(duì)其主要性能參數(shù)進(jìn)行了分析。

線纜測(cè)試;PC/104 CPLD;模擬電子開(kāi)關(guān)陣列;QNX

This paper introduces a small-scale,economical automatic cable testing system.The design chooses embedded industrial computer PC/104 as a platform,and selects QNX as operating system.The design adopts CPLD to design interface circuit.Useing the bidirectional conduction characteristic of electronic switch,the design achieves the goal of slecting endpoint.Finally,the main test parameters of system are analyzed.

cable testing;PC/104 CPLD;matrix circuit;QNX

2014-04-09

TP277

A

1001-2257(2014)08-0062-04

孫龍濤(1979-)，男，河南洛陽(yáng)人，工程師，研究方向?yàn)閷?dǎo)彈發(fā)射控制技術(shù)。