周 璐 劉晴晴 譚新洪
1.宇航智能控制技術(shù)國(guó)家級(jí)重點(diǎn)實(shí)驗(yàn)室,北京 1008542.北京航天自動(dòng)控制研究所,北京 100854
捷聯(lián)慣導(dǎo)系統(tǒng)中加速度計(jì)的信號(hào)采集
周 璐1,2劉晴晴1,2譚新洪1,2
1.宇航智能控制技術(shù)國(guó)家級(jí)重點(diǎn)實(shí)驗(yàn)室,北京 100854
2.北京航天自動(dòng)控制研究所,北京 100854
針對(duì)捷聯(lián)慣導(dǎo)系統(tǒng)中加速度計(jì)具有動(dòng)態(tài)范圍寬、分辨率高、實(shí)時(shí)性強(qiáng)等特點(diǎn),設(shè)計(jì)了一種V/F與A/D轉(zhuǎn)換相結(jié)合的數(shù)據(jù)采集方法,并對(duì)該方法的設(shè)計(jì)原理、電路實(shí)現(xiàn)和解算過(guò)程做了詳細(xì)的介紹。運(yùn)行情況證明:此方法可以顯著提高加速度信號(hào)采集的精度和量程,具有一定的實(shí)用價(jià)值。
加速度計(jì);數(shù)據(jù)采集;V/F轉(zhuǎn)換;捷聯(lián)慣導(dǎo)
捷聯(lián)慣組是指把加速度計(jì)和速率陀螺這2種慣性器件直接安裝在運(yùn)載體上,利用它們分別測(cè)出運(yùn)載體相對(duì)慣性空間的視加速度和角速度在體軸坐標(biāo)系坐標(biāo)軸方向上的投影,通過(guò)本體上的計(jì)算機(jī)解算運(yùn)載體姿態(tài)運(yùn)動(dòng)的微分方程,求出從體軸坐標(biāo)系到導(dǎo)航坐標(biāo)系的轉(zhuǎn)換矩陣,利用該矩陣把加速度計(jì)在體軸系中的測(cè)量值投影到導(dǎo)航坐標(biāo)系,然后根據(jù)導(dǎo)航方程進(jìn)行導(dǎo)航計(jì)算,求出運(yùn)載體的速度、位移等參數(shù)[1]。加速度計(jì)作為捷聯(lián)慣導(dǎo)系統(tǒng)的核心器件,其精度的高低和性能的優(yōu)劣直接決定了捷聯(lián)慣導(dǎo)系統(tǒng)的性能,要求能夠達(dá)到±10-5g~±35g的測(cè)量范圍。為了實(shí)時(shí)獲得高分辨率的加速度信號(hào),對(duì)系統(tǒng)中采集加速度計(jì)信號(hào)的轉(zhuǎn)換電路的精度、測(cè)量范圍和實(shí)時(shí)性都提出了較高要求。
本文介紹一種新的加速度計(jì)輸出信號(hào)的采集和處理方法,并設(shè)計(jì)了相應(yīng)的處理電路。與傳統(tǒng)的單純采用一種轉(zhuǎn)換方式相比,該方法將V/F和A/D兩種轉(zhuǎn)換方式相結(jié)合,提高了加速度計(jì)信號(hào)處理電路的速度和精度,從而為提高捷聯(lián)慣組的精度創(chuàng)造條件。
高精度石英撓性加速度計(jì)的輸出多為模擬電流信號(hào),通常用高精度的電阻,采用分流式或反饋式[2]將加速度計(jì)輸出的模擬電流信號(hào)轉(zhuǎn)換成模擬電壓信號(hào)后再數(shù)字化處理。加速度計(jì)信號(hào)處理電路有2種轉(zhuǎn)換方法:經(jīng)過(guò)壓頻轉(zhuǎn)換器(VFC)將電壓信號(hào)轉(zhuǎn)化成脈沖信號(hào),通過(guò)計(jì)數(shù)器記錄單位時(shí)間內(nèi)的脈沖個(gè)數(shù)從而得到數(shù)字量;或者經(jīng)過(guò)放大電路后用A/D轉(zhuǎn)換器(ADC)直接將模擬電壓變?yōu)镈SP可處理的數(shù)字信號(hào)[3]。
出于高線性度的要求,電荷平衡式VFC結(jié)構(gòu)成為設(shè)計(jì)首選[4]。這種數(shù)據(jù)采集方式的優(yōu)點(diǎn)是:采用積分型電荷平衡式變換原理,可對(duì)輸入信號(hào)進(jìn)行連續(xù)測(cè)量,不存在丟失信息的問(wèn)題;另外,其變換過(guò)程就是對(duì)電壓的不斷積分,可對(duì)噪聲或變化很快的輸入信號(hào)進(jìn)行平滑,具有良好的抗干擾性能,且不占用計(jì)算機(jī)資源。但是,采用V/F轉(zhuǎn)換器,隨著時(shí)鐘頻率的增加線性誤差也相應(yīng)的增加;而減小時(shí)鐘頻率后,如果輸入的電流值太小,電荷需要累積很長(zhǎng)時(shí)間才會(huì)產(chǎn)生一個(gè)計(jì)數(shù)脈沖,這段時(shí)間是采樣盲區(qū),將沒(méi)有任何信號(hào)輸出。因此,單純的V/F轉(zhuǎn)換,轉(zhuǎn)換速度慢,信號(hào)分辨率低,在采樣點(diǎn)精度不高[5]。
對(duì)于A/D轉(zhuǎn)換器,其標(biāo)度系數(shù)的穩(wěn)定性取決于所用的參考電壓的穩(wěn)定性,其零點(diǎn)漂移取決于A/D轉(zhuǎn)換芯片本身的漂移穩(wěn)定性,通常受A/D轉(zhuǎn)換芯片的工作電壓、時(shí)鐘頻率、溫度的影響。比起V/F轉(zhuǎn)換,A/D轉(zhuǎn)換的優(yōu)點(diǎn)在于:具有精度高、轉(zhuǎn)換速度快、多路信號(hào)輸入時(shí)電路結(jié)構(gòu)簡(jiǎn)單、不需要穩(wěn)定時(shí)間等優(yōu)點(diǎn)。但A/D采樣的缺點(diǎn)在于,采樣信號(hào)沒(méi)有積分特性,所以抑制噪聲能力較弱,動(dòng)態(tài)范圍有時(shí)不能滿足系統(tǒng)要求。
目前采用V/F轉(zhuǎn)換技術(shù)的加速度計(jì)信號(hào)處理電路通常用集成VFC芯片來(lái)完成。參考ADI公司生產(chǎn)的 VFC芯片 AD652[6],分析 V/F轉(zhuǎn)換的原理和過(guò)程。
圖1 2種轉(zhuǎn)換方式相結(jié)合電路連接圖
如圖1和2所示,積分器輸出的是一個(gè)鋸齒波,當(dāng)鎖存器的Q端輸出為低電平時(shí),恒流源的轉(zhuǎn)換開(kāi)關(guān)切換到L端,積分器進(jìn)入積分周期,積分器輸出電壓線性下降。當(dāng)積分器輸出電壓降至比較器的門(mén)限電壓時(shí),電壓比較器的輸出翻轉(zhuǎn)為高電平,與門(mén)AND輸出也變高。在外部時(shí)鐘CLOCK的下降沿D觸發(fā)器輸出反轉(zhuǎn)為高電平,再經(jīng)過(guò)半個(gè)時(shí)鐘周期,到CLOCK的上升沿鎖存器的Q端輸出變高。直到這時(shí),參考電流轉(zhuǎn)換開(kāi)關(guān)切換到H端,積分器進(jìn)入復(fù)位周期,積分器輸出電壓線性上升。此時(shí),與門(mén)AND輸出變低,經(jīng)過(guò)半個(gè)時(shí)鐘周期,CLOCK的下降沿D觸發(fā)器輸出翻轉(zhuǎn)為低電平,再經(jīng)過(guò)半個(gè)時(shí)鐘周期,到CLOCK的上升沿鎖存器的Q端輸出變低,恒流源轉(zhuǎn)換開(kāi)關(guān)切換到L端,復(fù)位周期結(jié)束,積分器再次進(jìn)入積分周期。在這個(gè)工作過(guò)程中,鎖存器的輸出同時(shí)觸發(fā)單穩(wěn)電路,使頻率輸出端輸出一個(gè)負(fù)脈沖。用一個(gè)計(jì)數(shù)器來(lái)跟蹤輸出的脈沖個(gè)數(shù),那么計(jì)數(shù)值就與單位時(shí)間內(nèi)的脈沖個(gè)數(shù)成正比。
如圖2所示,復(fù)位周期tos的大小由外接時(shí)鐘頻率決定,可以寫(xiě)成:
設(shè)積分電容大小為Ct,通過(guò)積分電容的電流為It,恒流源大小為IR,積分器輸出的初始電壓為Uo1,當(dāng)復(fù)位周期結(jié)束時(shí),積分器的輸出Ut的幅值Um1為:
設(shè)積分時(shí)間為tI,在積分周期內(nèi)Ut的初值為Um1,設(shè)積分周期結(jié)束時(shí),Ut的終值為Uo2,因此
當(dāng)電容充放電達(dá)到穩(wěn)定時(shí),積分器輸出的鋸齒波相對(duì)于CLOCK的相位也達(dá)到穩(wěn)定,取其平均值,則Uo1≈Uo2,由式(2)和(3)可以求得積分周期為:
其中,fout為VFC的輸出頻率;Vin為VFC的模擬輸入電壓;IR為恒定電流源的電流值,Rin為VFC的輸入電阻,對(duì)于集成VFC來(lái)說(shuō),通常是由芯片內(nèi)部設(shè)定的[7]。從式(5)可以看出,輸出頻率fout正比于輸入電壓Vin,從而實(shí)現(xiàn)V/F轉(zhuǎn)換。
為了解決VFC分辨率低及小信號(hào)的輸入盲區(qū)問(wèn)題,結(jié)合上述2種采樣方式的優(yōu)缺點(diǎn),考慮使用V/F與A/D采樣相結(jié)合的雙采樣方式,其原理如圖3所示。其中V/F轉(zhuǎn)換模塊由積分器、比較器、D觸發(fā)器、邏輯開(kāi)關(guān)、恒流源、單穩(wěn)電路組成;A/D轉(zhuǎn)換模塊由采樣保持器、A/D轉(zhuǎn)換器,緩沖器組成。V/F轉(zhuǎn)換模塊輸出的脈沖信號(hào)和A/D轉(zhuǎn)換模塊輸出的數(shù)字量均交與FPGA進(jìn)行數(shù)據(jù)處理。采用FPGA實(shí)現(xiàn)了高精度A/D轉(zhuǎn)換器的初始化和數(shù)據(jù)采集,為系統(tǒng)信息的快速處理奠定了基礎(chǔ)[8]。電路連接如圖1所示。
圖2 工作模式時(shí)序圖
按前面所述V/F轉(zhuǎn)換原理,利用積分式電荷平衡技術(shù)將電壓信號(hào)轉(zhuǎn)換成脈沖信號(hào),用計(jì)數(shù)器記錄單位時(shí)間內(nèi)輸出的脈沖數(shù),其值為FPGA要處理的脈沖值的整數(shù)部分。匹配合適的電阻值,用前置放大電路將V/F轉(zhuǎn)換模塊里積分器的輸出電壓經(jīng)運(yùn)算放大器,輸出所需要的電壓范圍,經(jīng)過(guò)采樣保持,作為A/D轉(zhuǎn)換器的輸入值。利用高速A/D轉(zhuǎn)換芯片,將積分器的輸出模擬電壓量轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字量,經(jīng)緩沖器輸出給FPGA進(jìn)行脈沖值小數(shù)部分的計(jì)算。將解算得到的小數(shù)部分和計(jì)數(shù)器所記錄的脈沖整數(shù)一起作為系統(tǒng)的采樣脈沖數(shù),進(jìn)行系統(tǒng)解算,從而達(dá)到提高采樣分辨率和采樣精度的目的[9]。
A/D轉(zhuǎn)換過(guò)程就是采集V/F轉(zhuǎn)換中積分器輸出的模擬電壓量,然后經(jīng)過(guò)放大,轉(zhuǎn)換成數(shù)字量輸出給FPGA。在加速度計(jì)輸出電流很小的情況下,積分電容充電時(shí)間很長(zhǎng),此時(shí)無(wú)脈沖輸出,采用A/D轉(zhuǎn)換來(lái)計(jì)算積分期間實(shí)際相當(dāng)?shù)拿}沖輸出值。加速度計(jì)有大信號(hào)輸出時(shí),積分時(shí)間短,輸出脈沖之間間隔的時(shí)間短,即使不進(jìn)行A/D轉(zhuǎn)換,也能達(dá)到較高的精度。這樣,信號(hào)轉(zhuǎn)換的分辨率可以達(dá)到A/D轉(zhuǎn)換芯片的分辨率。為了獲取較高的線性度,將V/F轉(zhuǎn)換的時(shí)鐘頻率降低。在一個(gè)計(jì)數(shù)周期內(nèi),V/F轉(zhuǎn)換給出脈沖的整數(shù)部分,同時(shí)A/D轉(zhuǎn)換采集積分器的輸出值,輸出給PFGA解算出這一時(shí)刻對(duì)應(yīng)的脈沖值的小數(shù)部分。增加脈沖的小數(shù)部分相當(dāng)于提高了轉(zhuǎn)換的分辨率。
如圖2所示,在一個(gè)計(jì)數(shù)周期內(nèi)對(duì)V/F轉(zhuǎn)換的整數(shù)個(gè)脈沖值進(jìn)行采集,在2個(gè)脈沖之間的時(shí)間內(nèi)對(duì)積分器的輸出進(jìn)行A/D采樣,用FPGA實(shí)時(shí)計(jì)算出在這2個(gè)脈沖之間的某一時(shí)刻積分器輸出的電壓對(duì)應(yīng)于最大值與最小值的位置,即輸出脈沖值的小數(shù)部分。FPGA最后將一個(gè)計(jì)數(shù)周期內(nèi)記錄的脈沖值的整數(shù)部分和計(jì)算得到的脈沖值的小數(shù)部分相加,計(jì)算得到相應(yīng)的數(shù)字量輸出給DSP進(jìn)行系統(tǒng)解算。
如圖2所示,積分器的輸出為鋸齒波,積分器充電時(shí),輸出電壓減小。當(dāng)輸出電壓下降至閾值電壓Uc時(shí),再過(guò)一個(gè)時(shí)鐘的上升沿,積分器進(jìn)入放電階段,此時(shí)輸出一個(gè)脈沖信號(hào)。隨著輸出電壓增大,經(jīng)過(guò)時(shí)間tos后,切換開(kāi)關(guān)至充電階段,輸出電壓開(kāi)始下降,此時(shí)A/D轉(zhuǎn)換器開(kāi)始采樣,采得的輸入電壓為最大值Um。當(dāng)輸出電壓下降至閾值電壓Uc后,再經(jīng)過(guò)一個(gè)時(shí)鐘上升沿,再次切換開(kāi)關(guān)至放電階段,同時(shí)輸出一個(gè)脈沖信號(hào)。在輸出2個(gè)脈沖之間,積分器完成一次充放電,充電期間就是A/D轉(zhuǎn)換器的采樣時(shí)間。
圖3 轉(zhuǎn)換過(guò)程原理框圖
A/D轉(zhuǎn)換器輸出并行數(shù)據(jù)給FPGA的寄存器,F(xiàn)PGA判斷鋸齒波的最大值和最小值。若ta時(shí)刻FPGA的輸入值為Ua,tb時(shí)刻為Ub,tc時(shí)刻為Uc,而Ua〈Ub且Ub〉Uc,則Ub被認(rèn)為是鋸齒波這個(gè)充放電周期內(nèi)的最大值Um。若Ua〉Ub且Ub〉Uc,則Ub被認(rèn)為是鋸齒波這個(gè)周期內(nèi)的最小值Uo。當(dāng)FPGA判斷輸入為Uo時(shí),用寄存器D1記錄Uo的值。當(dāng)FPGA判斷輸入為Um時(shí),用寄存器D2記錄Um的值,此時(shí)FPGA開(kāi)始計(jì)數(shù)。
假設(shè)計(jì)數(shù)周期為T(mén),期間計(jì)數(shù)器記錄的脈沖數(shù)為N,F(xiàn)PGA通過(guò)加法和除法運(yùn)算,在t1時(shí)刻解算得到加速度計(jì)輸出的模擬電流信號(hào)對(duì)應(yīng)的數(shù)字量為:
這樣,通過(guò)以上介紹的方法和電路完成了高精度加速度計(jì)信號(hào)的轉(zhuǎn)換、采集和處理過(guò)程。
本文設(shè)計(jì)了一種新的捷聯(lián)慣組的加速度計(jì)信號(hào)采集和處理的方法,與傳統(tǒng)的單純采用V/F轉(zhuǎn)換或者A/D轉(zhuǎn)換相比,該方法將2種轉(zhuǎn)換方式相結(jié)合,既具有V/F轉(zhuǎn)換輸入范圍寬,抗干擾性能好,可靠性高的優(yōu)點(diǎn),又克服了單一采用V/F轉(zhuǎn)換速度慢、信號(hào)分辨率低、在采樣點(diǎn)精度不高的缺點(diǎn)。針對(duì)捷聯(lián)系統(tǒng)中加速度計(jì)信號(hào)具有動(dòng)態(tài)測(cè)量范圍寬、精度高、實(shí)時(shí)性強(qiáng)的特點(diǎn)提出了一種有效的解決方案。運(yùn)行情況證明:性能良好,具有實(shí)時(shí)性強(qiáng),轉(zhuǎn)換精度高,可靠性好等優(yōu)點(diǎn),可廣泛應(yīng)用于各種加速度計(jì)、陀螺等慣性器件及其他傳感器的信號(hào)采集中,也可應(yīng)用于其他要求寬動(dòng)態(tài)范圍高精度的傳感器接口系統(tǒng)中。這種多采集方式融合的設(shè)計(jì)思想對(duì)其它信號(hào)處理電路的設(shè)計(jì)也具有一定的參考價(jià)值。
[1]張樹(shù)俠,孫靜.捷聯(lián)式慣性導(dǎo)航系統(tǒng)[M].北京:國(guó)防工業(yè)出版社,1992.(Zhang Shuxia,Sun Jing.Strap-down Inertial Navigation[M].Beijing:National Defence Industry Press,1992.)
[2]鮑海閣,趙濤,王國(guó)臣.捷聯(lián)慣導(dǎo)高精度加速度計(jì)信號(hào)采集單元的設(shè)計(jì)與實(shí)現(xiàn)[J].傳感技術(shù)學(xué)報(bào),2011,24(1):53-58.(Bao Haige,Zhao Tao,Wang Guochen.Design and Realization of Strapdown Inertial Navigation High Precision Accelerometer Signal Acquisition Unit[J].Chinese Journal of Sensors and Actuators,2011,24(1):53-58.)
[3]王成,鄭曉東,過(guò)潤(rùn)秋.慣導(dǎo)系統(tǒng)中加速度計(jì)的信號(hào)采集[J].數(shù)控技術(shù),2007,(7):124-128.(Wang Cheng,Zheng Xiaodong,Guo Runqiu.Data Acquisition of Accelerometer in Inertia Navigation System [J].Numerical Control,2007,(7):124-128.)
[4]劉曉為,施長(zhǎng)治,譚曉昀.加速度計(jì)模擬輸出的壓頻轉(zhuǎn)換新方法[J].測(cè)試技術(shù)學(xué)報(bào),2008,22(2):133-139.(Liu Xiaowei,Shi Changzhi,Tan Xiaojun.A New Method of Voltage-to-Frequency Conversion for the Analog Outputs of Accelerometers[J].Journal of Test and Measuremment Technology,2008,22(2):133-139.)
[5]孟俊芳.彈載慣導(dǎo)系統(tǒng)中的加速度計(jì)I/F變換電路[J].航空兵器,1998,(3):13-16.(Meng Junfang.Design of a Data Acquisition Circuit for Accelerometer in Strap-down Inertial Navigation System[J].Aero Weaponry,1998,(3):13-16.)
[6]Analog Devices AD652 Datasheet[Z].USA,2004.
[7]高光天.數(shù)模轉(zhuǎn)換器應(yīng)用技術(shù)[M].北京:科學(xué)出版社,2001.(Gao Guangtian.Digital to Analog Converter Application Technology [M].Beijing:Science Press,2001.)
[8]李緒友,梁輝,鄒繼斌.捷聯(lián)式慣導(dǎo)系統(tǒng)中加速度計(jì)的數(shù)據(jù)采集[J].傳感器技術(shù),2005,24(6):20-22.(Li Xuyou,Liang Hui,Zou Jibin.Data Collection of Accelerometer in Strapdown Inertial Navigation System[J].Sensor Technology,2005,24(6):20-22.)
[9]賈蘋(píng),李志宏.捷聯(lián)系統(tǒng)中加速度計(jì)的信號(hào)采集[J].武漢理工大學(xué)學(xué)報(bào),2003,27(2):260-263.(Jia Ping,Li Zhihong.Data Acquisition of Accelerometer in Strapdown System[J].Journal of Wuhan University of Technology(Transportation Science & Engineering),2003,27(2):260-263.)
Data Collection of Accelerometer in Strapdown Inertial Navigation System
ZHOU Lu1,2LIU Qingqing1,2TAN Xinhong1,2
1.National Key Laboratory of Science and Technology on Aerospace Intelligent Control,Beijing 100854,China
2.Beijing Aerospace Automatic Control Institute,Beijing 100854,China
A data collection measurement combiningV/Fconventor withA/Dconventor is analyzed,which is specialized for wide scale,high resolution and fair real-time accelerometer in strapdown inertial navigation system.And the principle of the design,the circuit frame and calculation process are presented in detail.The experimentation shows that the precision and the scale can be improved and a high practical value can be achieved.
Accelerometer;Data collection;V/Fconvert;Inertial navigation system
TM501.4
A
1006-3242(2014)02-0018-05
2012-11-14
周 璐(1983-),女,湖北荊州人,碩士,工程師,主要研究方向?yàn)橄冗M(jìn)感知與測(cè)量技術(shù)應(yīng)用;劉晴晴(1983-),女,山東臨沂人,碩士,工程師,主要研究方向?yàn)橄冗M(jìn)感知與測(cè)量技術(shù)應(yīng)用;譚新洪(1973-),男,長(zhǎng)沙人,碩士,高級(jí)工程師,主要研究方向?yàn)橄冗M(jìn)感知與測(cè)量技術(shù)應(yīng)用。