閆朝陽(yáng)，賀紅艷，李建霞，蘇 明

（燕山大學(xué)電力電子節(jié)能與傳動(dòng)控制河北省重點(diǎn)實(shí)驗(yàn)室，秦皇島066004）

引言

電網(wǎng)同步鎖相及正序分量提取是新能源并網(wǎng)研究中所廣泛應(yīng)用的技術(shù)［1］。在實(shí)現(xiàn)三相并網(wǎng)逆變器與電網(wǎng)同步時(shí)，最主要的方法是使用鎖相環(huán)（phaselocked loop,PLL）技術(shù)［2］。 鎖相環(huán)能夠快速準(zhǔn)確地檢測(cè)出電網(wǎng)電壓同步信號(hào)，即基波電壓的幅值、相位及頻率等。但實(shí)際情況中，三相電網(wǎng)電壓更多是不平衡甚至畸變的，此時(shí)鎖相環(huán)技術(shù)應(yīng)該具備快速準(zhǔn)確地提取電網(wǎng)電壓正負(fù)序分量，滿足頻率自適應(yīng)及簡(jiǎn)便等性能［3-8］。

在三相電網(wǎng)電壓平衡時(shí)，已廣泛應(yīng)用的基于同步旋轉(zhuǎn)坐標(biāo)系的PLL（synchronous rotating frame-PLL，SRF-PLL）對(duì)電網(wǎng)電壓正序分量的檢測(cè)具有良好的特性［3］。但是在電網(wǎng)電壓不平衡時(shí)，傳統(tǒng)的PLL方法，會(huì)使負(fù)序分量在dq軸上產(chǎn)生2倍頻波動(dòng)，這將影響電壓正序分量幅值的提取和相位角檢測(cè)的準(zhǔn)確性。

為快速準(zhǔn)確地提取出電網(wǎng)電壓正序分量，研究者提出了多種方法。其基本思想為，首先對(duì)不平衡的電網(wǎng)電壓進(jìn)行分離，得到電網(wǎng)電壓正序分量，然后將其送入SRF-PLL，從而獲得電網(wǎng)電壓正序分量的相位信息［7］。文獻(xiàn)［4］提出一種解耦雙同步旋轉(zhuǎn)坐標(biāo)系鎖相環(huán) （decoupled double synchronous reference frame PLL，DDSRF PLL）方法，將電網(wǎng)電壓分解到正、負(fù)序兩個(gè)同步坐標(biāo)系上，通過(guò)解耦網(wǎng)絡(luò)提取基波正負(fù)序分量，由于使用了4個(gè)低通濾波器，其系統(tǒng)較為復(fù)雜［1］。文獻(xiàn)［5］提出一種基于雙二階廣義積分器PLL（dual second order generalized integrator PLL，DSOGI-PLL）的鎖相方法。該方法利用SOGI正交發(fā)生器（SOGI-QSG）獲得電網(wǎng)電壓在兩相靜止αβ坐標(biāo)系下的基波分量及其90°移相信號(hào)，再通過(guò)瞬時(shí)對(duì)稱分量法分離出基波正負(fù)序分量，該方法能夠?qū)崿F(xiàn)頻率自適應(yīng)，但是SOGI-QSG輸出信號(hào)的正交性對(duì)輸入的直流偏置電壓較敏感。

文獻(xiàn)［6］提出一種基于延時(shí)信號(hào)對(duì)消的基波正、負(fù)序分量提取方法，利用延時(shí)信號(hào)抵消電壓負(fù)序分量造成的2倍頻波動(dòng)，該方法正序使用的為T/4延時(shí)PLL，負(fù)序使用的為T/3和T/6延時(shí)PLL，并在正序參考電流中注入負(fù)序電流從而抑制不平衡和畸變的電網(wǎng)影響，但所需的緩存數(shù)據(jù)較大。文獻(xiàn)［7］提出一種基于交叉解耦自適應(yīng)復(fù)數(shù)濾波器鎖相方法，能夠準(zhǔn)確估計(jì)電壓正序分量及其幅值和相位信息，且無(wú)需對(duì)稱分量法和大量旋轉(zhuǎn)坐標(biāo)變換運(yùn)算，但交叉網(wǎng)絡(luò)的存在，使得結(jié)構(gòu)較為復(fù)雜。文獻(xiàn)［8］利用陷波器（adaptive notch filter,ANF）的2個(gè)相互正交的輸出量抵消SRF-PLL中由負(fù)序分量引起的2倍頻波動(dòng)，以此消除電網(wǎng)電壓不對(duì)稱對(duì)同步信號(hào)提取的影響；且通過(guò)ANF的輸出信號(hào)可同時(shí)提取出負(fù)序分量的幅值和相位；該方法也無(wú)需對(duì)稱分量法，結(jié)構(gòu)較為簡(jiǎn)單，但與SOGI相似，對(duì)直流偏置量較為敏感。文獻(xiàn)［9］提出的鎖相方法是將DDSRF PLL和DSOGI相結(jié)合，使用SOGI-QSG代替Clark變換檢測(cè)電網(wǎng)電壓，然后將其送入DDSRF PLL，該方法主要用于檢測(cè)頻率。

本文優(yōu)化了SOGI-QSG的構(gòu)成，提出一種基于優(yōu)化的SOGI-QSG的2倍頻電網(wǎng)同步鎖相方法，以下簡(jiǎn)稱該方法為2倍頻鎖相 （double fundamental frequency PLL,DFF-PLL）。與傳統(tǒng)基波鎖相不同，該方法直接針對(duì)不平衡電網(wǎng)產(chǎn)生的正（負(fù)）序2倍頻交流量進(jìn)行鎖相，然后再對(duì)電網(wǎng)電壓正（負(fù)）序基波分量進(jìn)行提取。優(yōu)化的SOGI-QSG可以消除輸入電壓中直流偏置對(duì)SOGI-QSG輸出正交信號(hào)造成的影響。2倍頻鎖相包含了常規(guī)SOGI的優(yōu)點(diǎn)，與DSOGI-PLL相比，在電網(wǎng)電壓不平衡時(shí)，2倍頻鎖相還能更快速準(zhǔn)確地提取電網(wǎng)電壓正序分量，提高鎖相速度和精度。

1 三相電網(wǎng)電壓不平衡條件下SRFPLL性能分析

SRF-PLL通過(guò)Park變換，將三相電網(wǎng)電壓矢量從三相靜止abc坐標(biāo)系變換到同步旋轉(zhuǎn)dq坐標(biāo)系，其基本結(jié)構(gòu)如圖1所示［3］。通過(guò)控制q軸分量為零，使dq坐標(biāo)系的旋轉(zhuǎn)角度與電網(wǎng)電壓矢量的相位角一致，從而達(dá)到追蹤電網(wǎng)電壓相位的目的。穩(wěn)態(tài)時(shí)，d軸分量為電網(wǎng)電壓相電壓幅值，反饋回路輸出的相位角即為電網(wǎng)電壓的相位角。電網(wǎng)電壓平衡時(shí)，SRF-PLL能夠快速準(zhǔn)確地追蹤電網(wǎng)電壓矢量的幅值、相位和頻率；但當(dāng)電網(wǎng)電壓不平衡時(shí)，由于負(fù)序電壓的存在，其檢測(cè)的準(zhǔn)確性將受到很大的影響。

圖1 三相SRF-PLL結(jié)構(gòu)框圖

電網(wǎng)電壓不平衡時(shí)，三相電網(wǎng)電壓由正序、負(fù)序和零序分量構(gòu)成，在三相三線制系統(tǒng)中電網(wǎng)電壓可表示為

式中：V+、V-分別為電網(wǎng)電壓基波正、負(fù)序分量幅值；ω為電網(wǎng)電壓角頻率。

經(jīng)Clark變換，電網(wǎng)電壓矢量在αβ坐標(biāo)系下的表達(dá)式為

再經(jīng)Park變換，電網(wǎng)電壓矢量在dq坐標(biāo)系下表示為

從式（4）可知，電網(wǎng)電壓不平衡時(shí)，在dq坐標(biāo)系下，電網(wǎng)電壓正序分量變成直流量，而負(fù)序分量變成2倍工頻交流量。正是由于負(fù)序分量引起的2倍頻交流量的存在，使得SRF-PLL不能準(zhǔn)確地提取電網(wǎng)電壓正序分量及鎖相。

2 優(yōu)化的SOGI-QSG

正交信號(hào)發(fā)生器（QSG）能夠從若干輸入信號(hào)中提取一組所需的正交信號(hào)。本文提出的方法建立在SOGI-QSG產(chǎn)生的正交信號(hào)基礎(chǔ)上，因此先對(duì)傳統(tǒng)SOGI-QSG進(jìn)行介紹，其結(jié)構(gòu)框圖如圖2所示［5］。

圖2 傳統(tǒng)SOGI-QSG結(jié)構(gòu)框圖

SOGI-QSG的傳遞函數(shù)為

式中：v為輸入信號(hào)；ζ為阻尼比；D（s）為帶通濾波器傳遞函數(shù)；Q（s）為低通濾波器傳遞函數(shù)；為濾波器中心角頻率。

當(dāng)輸入信號(hào)v含有直流分量時(shí)，由于Q（s）為低通濾波器，輸出信號(hào)qv′易受直流量影響，從而影響檢測(cè)正交信號(hào)幅值及電網(wǎng)電壓相角的準(zhǔn)確性。基于此，本文優(yōu)化了SOGI的構(gòu)成，通過(guò)增加求差節(jié)點(diǎn)，以消除正交信號(hào)中的直流分量。優(yōu)化后的SOGIQSG結(jié)構(gòu)框圖如3所示。

圖3 優(yōu)化的SOGI-QSG結(jié)構(gòu)框圖

觀察圖2，可知SOGI-QSG結(jié)構(gòu)中包含一個(gè)陷波器的傳遞函數(shù)［1,8］，即

該陷波器的波特圖如圖4所示。

圖4 ANF（s）頻率響應(yīng)特性與系統(tǒng)增益ζ的變化關(guān)系

3 新型2倍頻鎖相環(huán)工作原理

3.1 不平衡電網(wǎng)電壓下正、負(fù)序2倍頻交流量提取

2倍頻鎖相方法的提出源于式（4）中負(fù)序分量在dq旋轉(zhuǎn)坐標(biāo)系下產(chǎn)生的2倍頻波動(dòng)。為了提取正序分量產(chǎn)生的正序2倍頻波動(dòng)及負(fù)序分量產(chǎn)生的負(fù)序2倍頻波動(dòng)，建立了兩個(gè)新的同步旋轉(zhuǎn)坐標(biāo)系，即正序旋轉(zhuǎn)坐標(biāo)系dq′+和負(fù)序旋轉(zhuǎn)坐標(biāo)系dq′-。需要特別注意的是，此處使用旋轉(zhuǎn)坐標(biāo)系的目的和文獻(xiàn)［4］不同：本文直接對(duì)2倍頻交流量進(jìn)行鎖相，所以需要提取由不平衡電壓產(chǎn)生的2倍頻交流量；而后者所提取的是電網(wǎng)電壓經(jīng)坐標(biāo)變換后產(chǎn)生的直流量。因此所提方法中新建的同步旋轉(zhuǎn)坐標(biāo)系的變換矩陣與文獻(xiàn)［4］也不相同。設(shè)正序旋轉(zhuǎn)坐標(biāo)系dq′+以角速度逆時(shí)針旋轉(zhuǎn)，相位角為。電網(wǎng)電壓經(jīng)Clark變換后，在dq′+旋轉(zhuǎn)坐標(biāo)系下表示為

從式（9）可以看出，在dq′+旋轉(zhuǎn)坐標(biāo)系下，電網(wǎng)電壓正序分量變?yōu)?倍頻交流量，而負(fù)序分量變?yōu)橹绷髁俊Ｌ崛〕鲈撟鴺?biāo)系下q軸值V+sin（2ωt），就得到正序電壓2倍頻交流量，從而為2倍頻鎖相及電網(wǎng)電壓正序分量提取和相位檢測(cè)提供條件。

同理，電網(wǎng)電壓負(fù)序分量提取方法如下。旋轉(zhuǎn)坐標(biāo)系dq′-以角速度ω順時(shí)針旋轉(zhuǎn)，負(fù)序分量相位角-。電壓矢量在dq′-旋轉(zhuǎn)坐標(biāo)系下表示為

從式（11）可知，在dq′-旋轉(zhuǎn)坐標(biāo)系下，電網(wǎng)電壓負(fù)序分量變?yōu)?倍頻交流量，而正序分量變?yōu)橹绷髁俊?提取出該坐標(biāo)系下 q軸值-V+sin（2ωt），就得到負(fù)序電壓2倍頻交流量，從而為電網(wǎng)電壓負(fù)序分量提取和相位檢測(cè)提供條件。

3.2 2倍頻鎖相原理及電網(wǎng)電壓正序分量的提取

2倍頻鎖相原理與常規(guī)SRF-PLL基本一致，其最大不同是將鎖相角變成2ωt，該相角源于式（9）q軸表達(dá)式 V+sin（2ωt）中的 2ωt。V+sin（2ωt）即為不平衡電網(wǎng)電壓正序分量產(chǎn)生的正序2倍頻波動(dòng)，該值幅值為正序電壓幅值，頻率為2倍電網(wǎng)電壓頻率。本文提出的方法不再對(duì)基波電壓鎖相而是對(duì)2倍頻電壓鎖相，從而快速獲得電網(wǎng)電壓正序分量的幅值和相位。新型2倍頻鎖相方法的控制原理如圖5所示。

圖5 新型2倍頻鎖相結(jié)構(gòu)原理

2倍頻鎖相方法及電網(wǎng)電壓正序分量的提取過(guò)程如下 ：提取dq′+坐標(biāo)系下q軸 值vq′+=V+sin（2ωt）。利用優(yōu)化的SOGI-QSG產(chǎn)生正交分量，得到正交信號(hào) V+sin（2ωt）（vq′+）和 V+cos（2ωt）（-q vq′+）。 把這兩個(gè)交流量按式（2）中 αβ 軸下的正序電壓狀態(tài)進(jìn)行Park變換，并利用SRF-PLL對(duì)2ωt進(jìn)行鎖相，此時(shí)Park變換的變換角為2倍頻鎖相環(huán)輸出角度2本質(zhì)上說(shuō)，對(duì) 2倍頻電壓V+sin（2ωt）的鎖相過(guò)程，是對(duì)單相電壓的鎖相過(guò)程。經(jīng)Park變換后的輸出即為電網(wǎng)電壓正序分量的幅值。而電網(wǎng)電壓正序分量的相位是通過(guò)取SRFPLL輸出角頻率的1/2所得，即。該相位角還被用于正序2倍頻交流量的提取。由2倍頻鎖相原理可知，在利用SRF-PLL時(shí)，鎖相角變?yōu)殡娋W(wǎng)電壓的2倍，即2ωt，故其鎖相時(shí)間可以變快。至此，正序電壓的幅值和相位都已得到。

4 仿真與實(shí)驗(yàn)

為驗(yàn)證理論分析的正確性，首先使用Matlab軟件進(jìn)行了仿真研究，包括傳統(tǒng)SRF-PLL、DSOGI-PLL和基于優(yōu)化SOGI的2倍頻鎖相3種方法，以上3種方法中鎖相環(huán)的 PI參數(shù)均相同：kp=0.714，ki=19.8。

當(dāng)電網(wǎng)電壓不平衡時(shí)，SRF-PLL的波形如圖6所示，其中，正序分量v+=311∠0°V，負(fù)序分量v-=80∠0°V。由于負(fù)序分量的存在，使得電網(wǎng)電壓在dq旋轉(zhuǎn)坐標(biāo)系下產(chǎn)生式（4）所述的100 Hz的波動(dòng)，這使得傳統(tǒng)SRF-PLL將不能準(zhǔn)確提取出電網(wǎng)電壓正序分量的幅值和相位。所以，一般先提取電網(wǎng)電壓正序分量，然后再用SRF-PLL提取正序分量的幅值和相位。

圖6 電網(wǎng)電壓平衡跌落時(shí)SRF-PLL仿真結(jié)果

圖7 為文獻(xiàn)［5］中傳統(tǒng)SOGI-QSG和本文優(yōu)化的SOGI-QSG的輸出波形仿真驗(yàn)證，其中，輸入電壓信號(hào) v=100 cos（100 πt）+20 V。 圖7（a）為采用傳統(tǒng)SOGI-QSG的輸出波形，其中qv′是含有直流分量的，其大小為 2ζεv=28.28，即輸入信號(hào)中的直流量經(jīng)2ζ放大后的值。圖7（b）為優(yōu)化的SOGI-QSG的輸出波形，其中qv′已經(jīng)不含直流分量。對(duì)比分析表明，優(yōu)化的SOGI-QSG可以有效消除輸入信號(hào)直流偏置對(duì)輸出信號(hào)正交性的影響。

圖8～圖10為2倍頻鎖相與DSOGI-PLL的對(duì)比仿真結(jié)果，圖中括號(hào)標(biāo)2的為新型2倍頻鎖相值，標(biāo)S的為DSOGI-PLL值。仿真時(shí)，圖8與圖6中的輸入不平衡電壓參數(shù)相同。由圖可見在電網(wǎng)電壓對(duì)稱跌落時(shí)，使用2倍頻鎖相方法可以準(zhǔn)確快速的提取正序幅值以及相位，且速度快于DSOGI-PLL，與理論分析相一致。對(duì)比圖8（c）（d），2倍頻鎖相可以快速準(zhǔn)確地提取正序電壓相位角，所以圖9和圖10中只給出2倍頻鎖相的相位角。

圖7 兩種SOGI-QSG輸出波形對(duì)比

圖8 電網(wǎng)電壓平衡跌落時(shí)仿真波形

圖9 電網(wǎng)電壓a相跌落為零時(shí)仿真波形

圖9 為a相跌落為零時(shí)的仿真驗(yàn)證。其中a相幅值為零，b、c兩相幅值相位保持不變。由圖9可知，當(dāng)單相電網(wǎng)跌落為零時(shí)，2倍頻鎖相環(huán)依然可以快速準(zhǔn)確地計(jì)算出電網(wǎng)電壓正序分量的幅值和相位，不僅速度快于DSOGI-PLL，超調(diào)量也較小。

圖10為三相電網(wǎng)電壓不平衡且初相角不為零時(shí)的仿真驗(yàn)證。其中，正序分量v+=311∠45°V，負(fù)序分量v-=80∠30°V。從圖可知，對(duì)于初相角非零的不平衡電網(wǎng)電壓，2倍頻鎖相仍可以快速準(zhǔn)確地提取其幅值和相位。接下來(lái)進(jìn)一步通過(guò)實(shí)驗(yàn)驗(yàn)證所提出的2倍頻鎖相方法和優(yōu)化的SOGI的性能。實(shí)驗(yàn)中，采用DAC7625數(shù)模轉(zhuǎn)換芯片輸出DSP的內(nèi)部變量，如三相電壓正序分量的幅值、相位以及傳統(tǒng)SOGI-QSG和優(yōu)化的SOGI-QSG的輸出等；采用TDS2014數(shù)字存儲(chǔ)示波器捕獲了實(shí)驗(yàn)波形。測(cè)試結(jié)果如圖11～圖14所示。

圖11（a）為傳統(tǒng) SOGI-QSG 輸出，可見 qv′是含有直流分量的，圖11（b）為優(yōu)化的SOGI-QSG的輸出波形，可見輸出的正交信號(hào)不再含直流量。

圖10 電網(wǎng)電壓不平衡且初相角不為零時(shí)仿真波形

圖11 兩種SOGI-QSG輸出波形對(duì)比

圖12 三相不平衡電壓時(shí)傳統(tǒng)SRF-PLL鎖相實(shí)驗(yàn)

圖13 三相不平衡電壓時(shí)DSOGI-PLL鎖相實(shí)驗(yàn)

圖14 三相不平衡電壓時(shí)DFF-PLL鎖相實(shí)驗(yàn)

圖12～圖14為負(fù)載輸出三相不平衡電壓時(shí)的鎖相實(shí)驗(yàn)結(jié)果。圖12為三相電壓不平衡時(shí)，采用傳統(tǒng)SRF-PLL鎖相方法進(jìn)行實(shí)驗(yàn)的結(jié)果。由圖可見，由于三相電壓負(fù)序分量的存在，傳統(tǒng)SRF-PLL已經(jīng)不能準(zhǔn)確地提取電網(wǎng)電壓正序分量的幅值和相位了。圖13為使用DSOGI-PLL進(jìn)行鎖相的實(shí)驗(yàn)結(jié)果，可知其能夠準(zhǔn)確地提取電網(wǎng)電壓正序分量的幅值和相位。圖14為使用DFF-PLL進(jìn)行鎖相的實(shí)驗(yàn)結(jié)果，圖中，-qvq′+為式（9）中 V+sin（2ωt）經(jīng)優(yōu)化的SOGI后的輸出，即圖5 中的-qvq′+。 由此可見，DFFPLL能夠準(zhǔn)確地提取電網(wǎng)電壓正序分量的幅值和相位，且2倍頻鎖相的鎖相頻率為三相電壓的2倍。至此，仿真和實(shí)驗(yàn)結(jié)果表明2倍頻鎖相方法可以快速準(zhǔn)確地提取正序分量的幅值和相位。

5 結(jié)語(yǔ)

本文對(duì)電網(wǎng)電壓不平衡情況時(shí)dq旋轉(zhuǎn)坐標(biāo)系下產(chǎn)生2倍頻波動(dòng)的原因進(jìn)行了理論分析，并在此基礎(chǔ)上提出一種基于優(yōu)化SOGI-QSG的2倍頻鎖相方法，對(duì)該方法進(jìn)行了理論探討，并詳細(xì)介紹了其工作原理。仿真和實(shí)驗(yàn)表明，所提鎖相方法基于SOGI-QSG，具有SOGI的優(yōu)點(diǎn)，能夠?qū)崿F(xiàn)頻率自適應(yīng)；與傳統(tǒng)工頻鎖相相比，2倍頻鎖相法的具有較好的快速性，在一些需要快速提取正、負(fù)序分量的場(chǎng)合，具有一定的工程應(yīng)用價(jià)值。同時(shí)研究結(jié)果表明，針對(duì)SOGI-QSG自身具有陷波器的結(jié)構(gòu)特點(diǎn)，通過(guò)引入作差節(jié)點(diǎn)是能夠消除直流量輸入對(duì)其輸出信號(hào)正交性造成的影響的。

［1］Shi L,Crow M L.Adaptive quadrant filter based phase locked loop system［C］//North American Power Symposium（NAPS）.Arlington,TX， 2010.

［2］Guo Xiaoqiang,Wu Weiyang,Gu Herong.Phase locked loop and synchronization methods for grid-interfaced converters：a review［C］//Electrical Review，2011.

［3］Chung Se-Kyo.A phase tracking system for three phase utility interface inverters［J］.IEEE Trans on Power Systems，2000，15（3）：431-438.

［4］Rodriguez P,Pou J,Bergas J,et al.Decoupled double synchronous reference frame PLL for power converters control［J］.IEEE Trans on Power Systems，2007，22（2）：584-592.

［5］Rodriguez P,Teodorescu R,Candela I,et al.New positive-sequence voltage detector for grid synchronization of power converters under faulty grid conditions［C］//IEEE Power Electronics Specialists Conference.2006.

［6］Liu Baoqi,Duan Shanxu,Liu Bangyin,et al.Compound synchronous reference frame PLL and unbalance control strategy for power conditioning system in weak grids［C］//IEEE Energy Conversion Congress and Exposition（ECCE）.2012.

［7］王寶誠(chéng)，傘國(guó)成，郭小強(qiáng)，等.分布式發(fā)電系統(tǒng)電網(wǎng)同步鎖相技術(shù)［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2013，33（1）：50-55.

［8］杜雄，郭宏達(dá)，孫鵬菊，等.基于 ANF-PLL的電網(wǎng)電壓基波正負(fù)序分離方法 ［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2013，33（27）：28-35.

［9］Arezoo N，Azam B，Mohammad M，et al.Improving the decoupled double SRF PLL for grid connected power converters［C］//Power Electronics,Drive Systems and Technologies Conference （PEDSTC）.2014.