摘要：提出了一種基于TS101和FPGA的多媒體視頻綜合顯示的方法，介紹了TS101的原理與應(yīng)用，給出了以FPGA為核心的多路視頻源的視頻綜合顯示設(shè)計(jì)，并給出了相應(yīng)的系統(tǒng)硬件設(shè)計(jì)實(shí)現(xiàn)，對(duì)于視頻綜合顯示提供了一種可以借鑒的方法。

關(guān)鍵詞：視頻綜合；多路視頻源；顯示；TS101；FPGA

中圖分類(lèi)號(hào)：TP37 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2013）10-2461-03

目前多媒體視頻信號(hào)的合成方法[1]，大多采用如下方式：待合成的模擬視頻信號(hào)通過(guò)視頻采集模塊將轉(zhuǎn)換成數(shù)字信號(hào)，數(shù)字視頻信號(hào)再進(jìn)入視頻合成模塊進(jìn)行多路視頻信號(hào)合成。視頻采集模塊和視頻合成模塊間視頻信號(hào)的傳輸大多采用CPU總線方式（地址線、數(shù)據(jù)線、控制線）或ISA總線、或MULTI_BUS總線、或PCI總線。采用以上的總線方式一方面各模塊間走線復(fù)雜，復(fù)雜的走線降低了系統(tǒng)的抗干擾性，導(dǎo)致可靠性降低，另一方面數(shù)據(jù)的傳輸速度會(huì)受到限制，并且缺乏應(yīng)有的靈活性?；诖四康脑O(shè)計(jì)了基于TS101和FPGA的視頻綜合模塊，由于TS101帶有多個(gè)LINK接口，每個(gè)LINK口的結(jié)構(gòu)由8位雙向數(shù)據(jù)線、2個(gè)時(shí)鐘線、1個(gè)方向線組成，LINK口結(jié)構(gòu)簡(jiǎn)單可靠，外部多路視頻信號(hào)均可通過(guò)LINK接口進(jìn)入視頻綜合模塊合成[2-3]。

1 模塊設(shè)計(jì)方案

視頻綜合模塊原理構(gòu)成如圖1示，在模塊中，可有4路外部視頻信號(hào)、2路計(jì)算機(jī)的DVI視頻信號(hào)進(jìn)入視頻綜合模塊，4路外部視頻信號(hào)通過(guò)DSP（TS101）的LINK口進(jìn)入視頻綜合模塊。模塊主要有DSP（采用AD公司DSP 芯片TS101）、FPGA、存儲(chǔ)器、D/A轉(zhuǎn)換、視頻數(shù)模轉(zhuǎn)換等幾個(gè)部分組成構(gòu)成。

視頻綜合模塊具體工作原理如下：

外部視頻數(shù)據(jù)（電視視頻或雷達(dá)視頻）進(jìn)入DSP（TS101）的LINK口，通過(guò)DSP的DMA通道將進(jìn)入LINK口的數(shù)據(jù)傳入DSP內(nèi)，視頻數(shù)據(jù)加工處理后將數(shù)據(jù)存儲(chǔ)于雙端口存儲(chǔ)器（VRAM）相應(yīng)位置上；計(jì)算機(jī)DVI視頻信號(hào)解碼轉(zhuǎn)成數(shù)字信號(hào)后進(jìn)入FPGA，在FPGA控制下將VRAM內(nèi)的LINK數(shù)據(jù)和DVI視頻信號(hào)綜合疊加，疊加后的數(shù)據(jù)在視頻時(shí)序控制下刷新輸出，通過(guò)D/A轉(zhuǎn)換模塊以差分RBG和RBG+HV兩種格式輸出。在視頻綜合模塊上共有兩個(gè)DSP，可接收4個(gè)LINK口的視頻數(shù)據(jù)和2路DVI視頻信號(hào)。由于兩DSP間又有LINK互聯(lián)，因此外部LINK輸入數(shù)據(jù)可共享，提高了模塊的靈活性。

2 硬件設(shè)計(jì)實(shí)現(xiàn)

2.1 DSP原理及設(shè)計(jì)注意事項(xiàng)

在視頻綜合模塊上采用AD公司 TigerSHARC 系列DSP器件TS101，TSl01是64位處理器，工作在300 MHz時(shí)鐘下，可進(jìn)行32位定點(diǎn)和32位或40位浮點(diǎn)運(yùn)算，提供最高1500 MFLOPS（Millions of floating-point operations per second，每秒執(zhí)行百萬(wàn)次浮點(diǎn)操作）的運(yùn)算能力；內(nèi)部具有6 M位SRAM，同時(shí)集成了I/O處理器，加上內(nèi)部總線，消除了I/O瓶頸。此外，TSl01適宜多處理器結(jié)構(gòu)，內(nèi)部集成總線仲裁，通過(guò)鏈路（1ink）和外部（external）口可支持并行處理器，而不需任何附加邏輯電路，每一個(gè)處理器可直接讀寫(xiě)任何一個(gè)并行處理器的內(nèi)存。每個(gè)TSl01提供了4個(gè)8位雙向口鏈路口，每個(gè)鏈路口的數(shù)據(jù)吞吐量最高達(dá)250M字節(jié)每秒，可以方便與外部進(jìn)行數(shù)據(jù)通信，同時(shí)可以方便的滿足多個(gè)DSP間的互連。

2.2 視頻存儲(chǔ)器（VRAM）硬件設(shè)計(jì)及實(shí)現(xiàn)

視頻存儲(chǔ)器用作幀存儲(chǔ)器，存放LINK口傳送來(lái)的視頻數(shù)據(jù)。視頻存儲(chǔ)器采用兩片IDT公司雙端口RAM，型號(hào)為IDT70T653M，存儲(chǔ)容量512K×36Bit，器件最快訪問(wèn)速度為12ns。視頻存儲(chǔ)器一個(gè)端口和DSP連相，DSP把LINK口傳來(lái)的一次視頻數(shù)據(jù)加工處理后通過(guò)此端口寫(xiě)入，另一個(gè)端口和FPGA相連，F(xiàn)PGA控制刷新輸出VRAM中的數(shù)據(jù)。由于視頻刷新頻率為65M，F(xiàn)PGA一次從 口RAM寫(xiě)入兩個(gè)像素，故完全滿足數(shù)據(jù)刷新時(shí)序要求。

2.3 FPGA設(shè)計(jì)及視頻綜合控制

3 結(jié)束語(yǔ)

筆者利用基于TS101和FPGA的視頻綜合設(shè)計(jì)方案， 設(shè)計(jì)了一塊四路LINK口輸入（可接收4雷達(dá)視頻信號(hào)），兩路計(jì)算機(jī)DVI視頻輸入的視頻綜合顯示模塊，合成后的多媒體信號(hào)以差分形式輸出，實(shí)現(xiàn)視頻信號(hào)遠(yuǎn)距離傳輸（傳輸距離達(dá)一百米），該模塊分辨率為1024×768的24位真彩顯示，視頻輸出穩(wěn)定可靠，該模塊已成功用于某雷達(dá)系統(tǒng)的綜合顯示上。

參考文獻(xiàn)：

[1] 吳傳利.指火控顯示技術(shù)[D].連云港：中國(guó)船舶重工集團(tuán)第七一六研究所，2000.

[2] Analog Devices， Inc. TigerSHARC Embedded Processor ADSP-TS101[Z].2004

[3] Analog Devices， Inc. ADSP-TS101 TigerSHARC Processor Hardware Reference[Z].2004.

[4] Monitor Timing Specifications[S].VESA標(biāo)準(zhǔn) Version 1.0 Ver 0.8.