陳 杰，李 俊，趙金茹，李幸和，許生根

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

1 引言

電容器廣泛應(yīng)用在電子技術(shù)領(lǐng)域，隨著電子產(chǎn)品的微型化，對(duì)電容器性能提出了更高的要求。譬如應(yīng)用在醫(yī)療領(lǐng)域的電子產(chǎn)品要求電容器體積小、功耗低、可靠性好；而應(yīng)用在石油勘探領(lǐng)域的電子產(chǎn)品要求電容器能夠耐250 ℃的高溫；應(yīng)用在能源存儲(chǔ)領(lǐng)域要求電容器存儲(chǔ)能量密度高；手機(jī)等通信產(chǎn)品要求電容器體積小、溫度特性和電壓特性好。這些需求促進(jìn)了用半導(dǎo)體技術(shù)在硅片上制造電容器的發(fā)展，國(guó)內(nèi)外研究機(jī)構(gòu)也在積極進(jìn)行相關(guān)方面內(nèi)容的研發(fā)[1]。總體來(lái)說(shuō)，對(duì)電容器的要求有能量密度更高、耐溫高、功耗低等。硅電容器增加能量密度研究的方向一方面是在硅片上形成高深寬比的硅槽來(lái)增加電容器的表面積，另一方面是使用高K材料作為電容器的絕緣介質(zhì)來(lái)提高容量，同時(shí)減小了電容器的漏電流。

Al2O3材料有較高的相對(duì)介電常數(shù)，并且高帶隙（8.7 eV）、高勢(shì)壘導(dǎo)致其隧穿電流小。在室溫下Al2O3的介電子被激發(fā)到導(dǎo)帶中去的幾率小，表現(xiàn)為絕緣體。理想的Al2O3薄膜相對(duì)介電常數(shù)是9，擊穿強(qiáng)度可達(dá)1 V/nm以上。但是用ALD設(shè)備沉積的Al2O3薄膜以非晶態(tài)形式存在[2]，沉積的薄膜中含有-CH3和-OH基團(tuán)[3]而使介電常數(shù)和擊穿強(qiáng)度達(dá)不到理論值。本文通過(guò)提高沉積溫度以及在O3氣氛下低溫退火的方法來(lái)減少Al2O3薄膜沉積過(guò)程中薄膜內(nèi)-CH3和-OH基團(tuán)含量，提高ALD沉積的Al2O3薄膜的介電性能。

2 深硅槽的制備

本文采用Precision 5000等離子刻蝕機(jī)刻蝕深硅槽。深硅槽是在硅片襯底上形成的3D結(jié)構(gòu)，是制造高密度硅電容器的關(guān)鍵技術(shù)之一，制備方法如圖1所示。本文采用三叉柱結(jié)構(gòu)來(lái)增加表面積，三叉柱深度6 μm。

圖1 深硅槽制備方法

3 Al2O3絕緣薄膜在硅電容器的作用

根據(jù)單位面積電容量公式：

式中ε0為真空絕對(duì)介電常數(shù)，εr是介質(zhì)材料的相對(duì)介電常數(shù)，d是介質(zhì)的厚度?？梢钥闯觯芡ㄟ^(guò)減薄介質(zhì)的厚度來(lái)增加電容值。但是半導(dǎo)體制造常用的介質(zhì)SiO2或Si3N4介質(zhì)，它們的隧穿電流隨著介質(zhì)厚度的減薄而呈指數(shù)性增加[4]。使用高K的材料，可使介質(zhì)的隧穿電流降低2個(gè)數(shù)量級(jí)以上[5]。Al2O3是高K材料，相對(duì)介電常數(shù)是9，幾乎是二氧化硅/氮化硅/二氧化硅（ONO）介質(zhì)的2倍。而且Al2O3材料的功函數(shù)高，所以Al2O3可以用作高密度電容的介質(zhì)材料。

4 Al2O3絕緣薄膜的生長(zhǎng)原理和制備方法

ALD（原子層沉積）是一種薄膜技術(shù)[6～8]，它可以由一層原子再一層原子來(lái)生長(zhǎng)薄膜。沉積Al2O3薄膜的前驅(qū)體是三甲基鋁（TMA）和水，沉積的化學(xué)原理是配位替代化學(xué)反應(yīng)。配位替代化學(xué)反應(yīng)式為：

Al2O3絕緣薄膜的制備采用Cambridge公司的ALD設(shè)備。由于A(yíng)LD方法采用逐層生長(zhǎng)，可使薄膜在深硅槽中均勻地生長(zhǎng)。Al2O3薄膜在硅槽中用作硅電容的介質(zhì)，其介電性能是非常重要的。衡量它的介電性能好壞的主要因素是材料的介電常數(shù)和擊穿強(qiáng)度。本文通過(guò)提高沉積溫度和O3退火的方法提高介電性能。

5 沉積步驟

（1）硅片放入ALD腔體，由于硅片表面是親水性的，所以硅片表面存在Si-OH鍵；（2）脈沖TMA前驅(qū)體進(jìn)入腔體， TMA與硅片表面-OH基團(tuán)發(fā)生配位替代反應(yīng)，創(chuàng)建Si-O-Al-CH3鍵；（3）通入N2，排出未反應(yīng)的TMA和反應(yīng)產(chǎn)物CH4；（4）脈沖H2O到腔體，H2O配位替代Si-O-Al-CH3鍵中的CH3基團(tuán), 創(chuàng)建O-Al-OH鍵，一層Al原子已經(jīng)沉積在硅片表面；（5）再次通入N2排出未反應(yīng)的H2O和反應(yīng)產(chǎn)物CH4。

步驟（1）～（5）形成一個(gè)周期，循環(huán)往復(fù)。每個(gè)周期產(chǎn)生0.11 nm厚的Al2O3薄膜。沉積結(jié)束后，硅片保留在腔體內(nèi)在O3氣氛下退火5 min。

6 Al2O3薄膜的生長(zhǎng)和介電性能研究

6.1 實(shí)驗(yàn)流程

在硅上生成金屬/絕緣體/金屬（MIM）結(jié)構(gòu)，來(lái)研究Al2O3薄膜的介電性能。在沉積Al2O3薄膜之前，在硅片襯底上生長(zhǎng)一層二氧化硅（SiO2）氧化層隔離硅襯底。在SiO2氧化層上濺射一層氮化鈦（TiN），然后光刻和刻蝕TiN，清洗工序非常關(guān)鍵，因?yàn)楣杵砻娴臐崈舳葧?huì)影響Al2O3薄膜擊穿性能。然后通過(guò)ALD沉積Al2O3薄膜和退火處理，再濺射一層TiN，然后光刻和刻蝕，清洗后就可以測(cè)試。本文采用P型＜100＞晶向、電阻率為14 Ω.cm的硅片作為襯底，上下電極采用TiN是為避免Al2O3與電極接觸的界面發(fā)生反應(yīng)。流程如圖2所示。

6.2 ALD 沉積工藝的優(yōu)化

ALD沉積Al2O3的化學(xué)原理是配位替代化學(xué)反應(yīng)，本實(shí)驗(yàn)是通過(guò)改變ALD腔體的溫度來(lái)加強(qiáng)配位替代化學(xué)反應(yīng)。各實(shí)驗(yàn)的沉積參數(shù)如表1所示。

圖2 ALD 沉積Al2O3薄膜流程

表1 各實(shí)驗(yàn)的沉積參數(shù)

6.3 各實(shí)驗(yàn)的測(cè)試結(jié)果與討論

本文采用TH2689A漏電漏/絕緣電阻測(cè)試儀測(cè)試Al2O3薄膜的J-E特性，通過(guò)TH2818自動(dòng)元件分析儀測(cè)試電容的容量然后計(jì)算得到介電常數(shù)，J-E特性測(cè)得的結(jié)果如圖3。

圖3 實(shí)驗(yàn)1～4的J-E曲線(xiàn)圖

從結(jié)果中可以看出，在0.2 V/nm電場(chǎng)強(qiáng)度下，實(shí)驗(yàn)2、實(shí)驗(yàn)3和實(shí)驗(yàn)4電流密度比實(shí)驗(yàn)1的小得多。原因是實(shí)驗(yàn)2、實(shí)驗(yàn)3和實(shí)驗(yàn)4在A(yíng)LD沉積Al2O3薄膜后都做了退火處理，而實(shí)驗(yàn)1沒(méi)有做退火處理。因?yàn)锳LD沉積Al2O3采用TMA和H2O作為反應(yīng)物，Al2O3薄膜中存在沒(méi)有被配位替代掉的少量-OH鍵, 這樣薄膜內(nèi)含有氫氧鍵，經(jīng)退火后，減小了薄膜中的水分子，同時(shí)所含的氫也減少，漏電流隨之減小。

從圖3中，還可以觀(guān)察到Al2O3的擊穿強(qiáng)度依次是實(shí)驗(yàn)4＞實(shí)驗(yàn)3＞實(shí)驗(yàn)2＞實(shí)驗(yàn)1。實(shí)驗(yàn)2比實(shí)驗(yàn)1的擊穿強(qiáng)度略大，說(shuō)明ALD 沉積的Al2O3薄膜中還有其他因素影響著。實(shí)驗(yàn)4中擊穿強(qiáng)度得到大幅度的提高，顯然隨著沉積溫度的提高擊穿強(qiáng)度隨之增加。理論上Al2O3化合物中的O和Al元素按化學(xué)計(jì)量比1.5結(jié)合，ALD沉積的Al2O3薄膜的原理是Al（CH3）3作為反應(yīng)物配位替代羥基，再有H2O作為反應(yīng)物配位替代-CH3基團(tuán)，由于配位替代不充分，薄膜內(nèi)含有少量的-OH和-CH3基團(tuán)，由于C和H的存在，沉積的Al2O3薄膜的O與Al元素比就偏離化學(xué)計(jì)量比。隨著腔體溫度的提高，反應(yīng)物Al（CH3）3變得更加活潑，配位替代充分，降低了薄膜內(nèi)-OH和-CH3基團(tuán)，Al2O3化合物的O與Al元素比接近于化學(xué)計(jì)量比。這樣的薄膜致密度大大提高，擊穿強(qiáng)度隨之增加。

由于A(yíng)LD沉積的Al2O3薄膜方式是一層又一層原子，其沉積速率非常穩(wěn)定，用來(lái)研究介電常數(shù)的樣品都是100個(gè)生長(zhǎng)周期后沉積的Al2O3薄膜，所以樣品間薄膜厚度的偏差可以忽略不計(jì)。通過(guò)測(cè)得電容的容量再由單位面積電容計(jì)算公式（1）計(jì)算得到相對(duì)介電常數(shù)。實(shí)驗(yàn)表明在420 ℃溫度下生長(zhǎng)的Al2O3相對(duì)介電常數(shù)可達(dá)8.7，接近于理論值。這顯然也證明了隨著沉積溫度的上升，Al2O3薄膜內(nèi)的含水量（-OH基團(tuán)）和含碳量（-CH3基團(tuán)）減少。由于薄膜內(nèi)雜質(zhì)的減少，沉積的Al2O3薄膜的O與Al元素比接近于化學(xué)計(jì)量比，相對(duì)介電常數(shù)就高。圖4是不同腔體沉積溫度下得到的Al2O3薄膜材料的相對(duì)介電常數(shù)。

圖4 不同腔體沉積溫度下Al2O3薄膜材料的相對(duì)介電常數(shù)

7 Al2O3薄膜在硅電容器上的應(yīng)用

7.1 硅電容制作流程

采用半導(dǎo)體CMOS制作相兼容的工藝制成實(shí)用型的硅電容器，工藝簡(jiǎn)單。本文采用雙層MIM結(jié)構(gòu)電容（TiN/Al2O3/TiN/Al2O3/TiN）并聯(lián)組成一個(gè)大電容，目的是增加電容密度。TiN和Al2O3采用Cl2基等離子刻蝕，TiN與Al2O3刻蝕的選擇比為8∶1, 控制TiN與Al2O3刻蝕時(shí)間是關(guān)鍵。硅電容器采用芯片級(jí)封裝，在電極上化鍍5 μm厚度的鎳。最終劃片形成硅電容器。流程如圖5所示。

7.2 硅電容器的容量和擊穿電壓的測(cè)試結(jié)果和討論

用上述流程制作的電容器用KEITHLEY 4200 SCS儀器進(jìn)行耐壓和容量測(cè)試，采用連續(xù)升壓法，圖6是測(cè)試得到的I-V曲線(xiàn)和C-V曲線(xiàn)。在電容器擊穿前，漏電流相當(dāng)平滑，漏電流小過(guò)5 nA，在擊穿點(diǎn)，漏電流快速上升，顯示了良好的擊穿特性。電容器在-5～+5 V電平掃描下，容量變化相當(dāng)穩(wěn)定，變化率只有0.03 nF/V。

圖5 硅電容器制作流程

圖6 測(cè)試得到的I-V曲線(xiàn)和C-V曲線(xiàn)

8 結(jié)論

本文主要研究了ALD制備氧化鋁絕緣薄膜的介電性能，通過(guò)優(yōu)化ALD沉積工藝和退火處理，減少沉積過(guò)程中形成含碳和含氫缺陷。隨著沉積溫度的上升，反應(yīng)物Al（CH3）3和H2O配位替代反應(yīng)更徹底，沉積的Al2O3薄膜含碳量降低。通過(guò)退火處理的方法進(jìn)一步使薄膜中含氫量降低，Al2O3薄膜變得致密，Al2O3薄膜擊穿強(qiáng)度提高到0.7 V/nm以上。采用這樣的薄膜做硅電容器的絕緣介質(zhì)，提升了硅電容器的性能，6 μm深的硅槽電容器的電容密度可達(dá)50 nF/mm2，漏電流小于5 nA。

本文研究ALD沉積Al2O3作為硅電容器的絕緣介質(zhì)，由于A(yíng)l2O3介電常數(shù)只有9，電容密度提高有限。今后可以研究更高的介質(zhì)材料如TiO2（K值80）和HfO2（K值25）應(yīng)用于硅電容器中。另外本文研究的硅電容器硅槽不夠深，今后可以采用深硅槽刻蝕機(jī)刻蝕60 μm以上的深硅槽。研究更高K值的材料和更深的硅槽，硅電容器的電容密度還有極大的上升空間。

[1] ROOZEBOOM F, DEKKERS W, LAMY Y P R, et al.System-in-package integration of passives using 3D throughsilicon vias [J]. Solid State Technology, 2008, 51∶ 38-41.

[2] MEYER D C, LEVIN A A, PAUFLER P. Crystalline coatings of aluminosilicate Al2SiO5polymorphs formed by solid state reaction of alumina layers with silicon/silica substrates [J]. Thin Solid Films, 2005, 489∶ 5-16.

[3] 盧紅亮, 徐敏, 丁士進(jìn)，等. 原子層淀積Al2O3薄膜的熱穩(wěn)定性研究 [J]. 無(wú)機(jī)材料學(xué)報(bào), 2006, 21∶ 1217-1222.

[4] 施敏，主編. 現(xiàn)代半導(dǎo)體物理[M]. 北京：科學(xué)出版社，2001.

[5] 甘學(xué)溫, 黃如, 劉曉彥. 納米CMOS器件[M]. 北京：科學(xué)出版社，2004.

[6] SUNTOLA T. Atomic Layer Epitaxy [J]. Mat Sci Rep,1989, 4∶ 261-312.

[7] LESKEL M, RITALA M. Atomic layer deposition（ALD）∶from precursors to thin film structures [J]. Thin Solid Films, 2002, 409∶ 138-146.

[8] KIM H. Atomic layer deposition of metal and nitride thin films∶ Current research efforts and applications for semiconductor device processing [J]. J Vac Sci Technol B,2003, 21∶ 2231-2261.