李璟文，周 藝，吳 濤，章 強

(中國科學院蘇州生物醫(yī)學工程技術研究所，江蘇蘇州215163)

1 引言

等離子體增強化學氣相淀積SiO2薄膜由于其沉積溫度低、速率快、折射率一定范圍內易調、覆蓋性好、介電強度高、對光的散射吸收小等性能而廣泛應用于微電子領域。它借助微波或射頻等方式使含有薄膜原子組成的氣體電離，在局部形成等離子體并在基片反應，從而形成薄膜，由于等離子體化學活性很強，因此反應可以在較低溫度下進行。為了獲得高質量的SiO2薄膜，目前一般的沉積溫度在200～350℃［1，2］，雖然遠低于傳統的化學氣相沉積法(700℃)［5］及光化學氣相沉積法(500℃)［4］，但是，在柔性電子、MEMS器件的應用中，由于聚合物、有機材料很難承受200℃以上的高溫(通常在180℃以下)［6－8］，這就限制了SiO2薄膜在以上場合的應用。嘗試在150℃低溫下沉積高質量的SiO2薄膜，測試了薄膜厚度、均勻性、折射率、沉積速率等參數，討論了氣體流量對薄膜沉積速率、折射率的影響，分析影響薄膜應力的參數，并通過調節(jié)射頻功率優(yōu)化薄膜應力，最終獲得接近零應力的SiO2薄膜，同時該薄膜具有良好的附著力及抗蝕性能。

2 試驗裝置與方法

SiO2薄膜的沉積試驗采用平行極板式等離子體增強化學氣相沉積系統。極間距設定為11 mm，底電極接地，并配有加熱裝置，溫度范圍。頻率為13.56 MHz的射頻信號經匹配網絡加載到上極板，設備本身的Load Lock腔室極大程度地保證了工藝穩(wěn)定性。

沉積SiO2薄膜采用的反應氣體為稀釋至5%的SiH4、N2O及高純N2。基片采用三寸GaAs(E100)晶片。

均勻性測試采用九點法測試，即在基底選取均勻分布的九個點，分別測試各點的厚度值，利用廣泛采用的非均勻性公式(最大值－最小值)/2倍平均值得到。其中，薄膜厚度及折射率均采用Filmetrics F40－UV膜厚儀測試。

SiO2薄膜的應力σ(Pa)可以憑借測量基片曲率在薄膜沉積前后的改變按(1)式計算。即:

式中:E為基片楊氏模量，Pa;v為基片的Poisson比;H為基片厚度，μm;T為沉積薄膜厚度，μm;R1為沉積前的晶圓曲率半徑，μm;R2為沉積后的晶圓曲率半徑，μm。實驗中采取GaAs基片楊氏模量為85.3 GPa，v=0.31。

SiO2薄膜的附著力采用常用的Scratch＆Tape方法，即首先用金剛石刻刀劃開基片上的SiO2薄膜，觀察薄膜有無開裂或脫落，然后使用膠帶貼住該區(qū)域并快速撕掉膠帶，檢查膠帶上有無SiO2薄膜碎片，薄膜邊緣有無SiO2薄膜脫落，從而判斷SiO2薄膜的附著力。若薄膜無開裂脫落，膠帶上無薄膜碎片，則說明薄膜附著力良好。SiO2的抗蝕性能在十倍稀釋的氫氟酸緩沖液中進行。

3 結果與討論

3.1 薄膜均勻性及折射率

襯底采用 GaAs(E100)三寸基片，沉積初始條件為:功率 200 W，溫度 150℃，SiH4流量 8.45×10－5Pa·am3/s，N2O 流量 8.45×10－4Pa·am3/s，N2流量 8.45×10－5Pa·am3/s，壓力 150 Pa，沉積時間 600 s。薄膜厚度及折射率的九點采樣分布如圖1所示:

薄膜厚度為2 020 A，均勻性優(yōu)于3%，沉積速率約為20 nm/min，折射率為1.45，均勻性優(yōu)于±0.004。在此沉積條件下獲得的薄膜折射率偏低，主要是由于薄膜致密性較差，一方面是由于SiH4流量不足，薄膜含硅量較少，另一方面是由于沉積溫度較低，樣品表面原子的運動活性較低，導致薄膜致密性不高。為了獲得與塊體材料折射率相近的SiO2薄膜，首先嘗試通過提高SiH4流量，提高硅原子密度，從而提高折射率。將SiH4流量提高至1.69×10－4Pa·am3/s，其余條件不變，薄膜厚度及折射率分布如圖2所示:

圖1 SiO2薄膜厚度及折射率分布

圖2 SiO2薄膜厚度及折射率分布圖

可見，SiH4流量增大后，薄膜中硅原子含量增加，薄膜更加致密，折射率也響應增加至1.46，與SiO2塊體材料相當。同時，沉積速度也隨流量增加正比例提高，由20 nm/min增加至40 nm/min。

3.2 應力

在SiO2薄膜的應用中，為了避免薄膜翹曲導致器件失效，希望獲得應力盡可能低的薄膜。由于PECVD沉積二氧化硅薄膜在高頻和低頻條件下分別呈現張應力和壓應力［1］，因此，采用高低頻混合沉積的方法可以使應力相互抵消，即通過對混頻工藝中的低頻和高頻的時間比進行控制，從而可以在一定程度上減小薄膜應力，但是在工程領域，這種工藝的穩(wěn)定性及可靠性有待進一步驗證，而且很少有化學氣相沉積設備配備雙頻源。因此，主要針對單一的射頻源，嘗試通過調節(jié)射頻功率的大小優(yōu)化薄膜應力。

由于采用的應力測試手段會受基片本身的厚度、曲率半徑的影響，為了盡量避免襯底對薄膜應力的影響，我們首先做了驗證，即在同一批試驗中，同時放入兩片厚度分別為380 μm和120 μm的GaAs基片，沉積結束后，分別測試SiO2薄膜的應力。如表1所列:

表1 基片厚度對薄膜應力的影響

可以看出，在同等條件下，襯底越薄，應力越易體現，對SiO2薄膜真實應力的影響也越小。因此，采用120 μm的GaAs基片，通過調節(jié)射頻功率優(yōu)化薄膜應力。

由于功率較低時薄膜一般呈現壓應力，而功率較高時薄膜通常呈現張應力，這是由于在功率較低時，等離子體密度有限，發(fā)生化學反應的原子有足夠的時間有序的排列形成致密的氧化硅薄膜，隨著功率的增大，等離子體密度隨之增大，發(fā)生表面淀積反應的分子快速增加，原子將沒有足夠的時間進行排列，而是無序性增強，壓應力隨之減小并逐漸轉變?yōu)閺垜?，并隨功率的繼續(xù)增加而增加。

在200 W的功率下，薄膜表現出很大的張應力，當調整功率為60 W時，又表現為較大的壓應力，因此初步判斷零應力點應處于60 W與120 W之間，通過兩次調試，最終發(fā)現SiO2薄膜的零應力點位于120 W附近，如圖3所示。

圖3 SiO2薄膜應力與射頻功率的關系

此外，還可以通過調節(jié)沉積壓力、襯底溫度、氣體配比等參數調節(jié)SiO2薄膜應力［3］。當氣壓較低時，離子對樣品表面的轟擊作用較為明顯，達到一定程度后會打破SiO2薄膜中的原子鍵，造成膜膨脹，引起壓應力，這與低頻下薄膜產生壓應力的原因是一致的。

從低溫到高溫，應力的變化趨勢是從壓應力變化為張應力，壓應力是由于膜在沉積過程中，到達薄膜表面的離子的橫向移動速率太小，來不及到達其晶格位置，被后來的離子覆蓋，這樣離子就相當于被阻塞在某一位置，最終會膨脹形成壓應力。張應力的形成是在膜的形成過程中，由于反應中間產物的氣化脫附，而參加沉積的原子，其遷移率不夠大而來不及填充中間產物留下的空位，最后形成的膜會收縮產生張應力。

3.3 附著力

為了檢驗低溫沉積SiO2薄膜的附著力，采用前面所述的Scratch＆Tape方法進行了相應測試，測試結果如圖4所示:

圖4 薄膜附著力測試

可以看出，薄膜在金剛石刻刀劃過后無龜裂、脫落現象，使用膠帶貼住此區(qū)域并快速撕掉，膠帶上無薄膜碎片，因此薄膜具有優(yōu)越的附著性能。

3.4 刻蝕速率

測試PECVD淀積SiO2薄膜的抗蝕性能，室溫26℃下，利用十倍稀釋的40%HF溶液進行試驗，刻蝕時間為20 s。圖5所示是在三寸片隨機均勻取點在刻蝕前后的數據，刻蝕速率約為3 400～4 000 A/min，并保持很好的刻蝕均勻性。與CVD沉積的SiO2薄膜相比［2］，抗蝕性能較差，這一方面是由于PECVD淀積的SiO2薄膜針孔較多，結構較為疏松。另一方面，由于沉積溫度較低，薄膜致密性較差，因此抗蝕性能較差。

4 結論

嘗試在低溫150℃下利用PECVD沉積SiO2薄膜，測試了薄膜的厚度、均勻性、折射率、沉積速率等參數，通過調節(jié)射頻功率優(yōu)化薄膜應力，獲得了接近零應力的SiO2薄膜，此外，該薄膜還具有良好的附著力，較好的抗蝕性能。由于這種工藝溫度較低，可以應用于溫度敏感材料或器件，特別是對于柔性電子器件等涉及聚合物材料的應用。此外，還可以應用與目前柔性電子器件、柔性顯示等領域絕緣層及鈍化層材料。

由于沉積溫度低及PECVD方法本身的不足，沉積的SiO2薄膜呈多孔狀，致密性劣于熱氧化及傳統CVD方法，因此抗蝕性能也較差，對低溫沉積的SiO2薄膜進行退火處理，一定程度上可以實現致密化，提高密度及抗蝕性能。

圖5 SiO2薄膜BHF刻蝕前后薄膜厚度

［1］Adams A C，Alexander F B，Capio C D，et al.Characterization of plasma deposited silicon dioxide［J］.J.Electrochem.Soc.1981，128:1545－1551.

［2］Nguyen S V.High－density plasma chemical vapor deposition of silicon based dielectric films for integrated circuits［J］.IBM Journal of research and development.1999，43:109－126

［3］呂文龍，羅仲梓，何熙，等.PECVD淀積SiO2的應用［J］.功能材料與器件學報，2008，14(1):33－37.

［4］Liu C H，Chang C S，Chang S J.The characteristics of photo－CVD SiO2and its application on SiC MIS UV photodetectors［J］.Materials Science and Engineering，2003，100(B):142－146.

［5］關旭東.硅集成電路工藝基礎［M］.北京:北京大學出版社，2006:139－179.

［6］Mark Meitine ，Andrei Sazonov.Low Temperature PECVD Silicon Oxide for Devices and Circuits on Flexible Substrates［C］//MRS Proceedings.2003，769.

［7］Kan Zhang，Jung－Hun Seo，Weidong，et al.Fast flexible electronics usingtransferrable silicon nanomembranes［J］.J.Phys.D:Appl.Phys.2012，45(14):143001－143014.

［8］Ming Ying，Andrew P Bonifas，Nanshu Lu ，et al.Silicon nanomembranes for fingertip electronics［J］.Nanotechnology.2012，23(34):344004－344010.