吳文河，鞠曉東，王德國，盧俊強，張凱

（1.中國石油大學，北京 102249；2.油氣資源與探測國家重點實驗室，北京 102249）

0 引 言

由于泥漿脈沖遙傳通訊速率的限制，隨鉆聲波測井儀器必須在井下實現實時聲波時差處理，而鉆鋌噪聲和泥漿噪聲增加了井下實時波形處理和聲波時差計算的難度。隨鉆聲波測井儀器調試臺架的研制目的在于對隨鉆聲波測井儀器提供板卡級和整機調試，驗證井下實時聲波時差處理算法的準確性和抗干擾能力，以及對儀器測井數據讀取、野外故障快速診斷和維修的支持［1］。為更好地實現上述功能需求，隨鉆聲波測井儀器調試臺架采用了主從式系統(tǒng)架構，主機為高性能PC機，從機（也稱為前端機）采用基于 Nios II［2－4］和IEEE802.3（以太網）互聯(lián)的系統(tǒng)架構［1］。

1 儀器調試臺架的系統(tǒng)架構設計

隨鉆聲波測井儀器調試臺架的整體組成結構見圖1。調試臺架主要由Nios II主控電路板（它具有1路CAN和1路MWD接口，用于對儀器進行整體調校）、多通道陣列波形信號源和電源監(jiān)控板組成，并可根據需要擴展儀器的板卡級檢測功能板。

圖1 隨鉆聲波測井儀器調試臺架結構框圖

主控電路板是整個調試臺架系統(tǒng)的控制核心，主要實現與上位機以太網通訊、隨鉆聲波測井儀器調校接口以及對擴展M-LVDS總線上的各種擴展功能板卡進行控制。主控電路板內部通過光耦隔離方式擴展出1路CAN接口和1路MWD接口，其中CAN接口主要用于快速讀取隨鉆聲波測井儀器內部FLASH內存儲的無法實時上傳的波形數據，MWD接口用于設置和調校隨鉆聲波測井儀器以及模擬泥漿脈寬控制器對隨鉆聲波測井儀器進行控制。通過采用M-LVDS差分高速總線作為擴展總線接口，大幅度減少了總線連線數量，提高了連接可靠性和抗干擾能力。

多通道陣列波形信號源擴展板主要用于模擬接收換能器輸出陣列波形信號，在井下儀調校接口的配合下通過該擴展板可以調校隨鉆聲波測井儀器采集電路，在不需要實際連接測井儀器接收換能器的情況下實現對整個隨鉆聲波測井儀器的時差提取算法、波形數據存儲等核心算法進行調試和驗證。陣列波形信號數據可以是實際聲波測井信號，也可以是數值模擬產生，該數據預先存儲在上位機中，由上位機軟件通過以太網下發(fā)至前端機主控板，主控板再通過M-LVDS總線發(fā)送到多通道陣列波形信號源板。

目前隨鉆聲波測井儀器多使用電池供電，功耗是其電路設計的關鍵參數。調試臺架中特別設計電源監(jiān)控板，用于監(jiān)測不同工作狀態(tài)下隨鉆聲波測井儀器的功耗情況。

2 主控電路板設計

主控電路板采用32bit Nios II軟核作為嵌入式硬件核心，主要功能是通過以太網將各種接口或功能接口板卡與上位機進行連接，將大量后續(xù)處理任務交由高性能主機完成。Nios II軟核在FPGA（EP2C8Q208）上實現［5］，Nios II內核按占用資源和運行速率的不同可以有3種不同選擇，分別是Nios II／e、Nios II／s和 Nios II／f，為運行操作系統(tǒng)，設計中選擇Nios II／f內核。

Nios II主控電路板結構見圖2。該板集成了1個CAN接口、1個 M-LVDS接口、2個UART（分別用于超級終端和MWD通訊接口）和1個100 Base-T以太網接口。其中，CAN接口用于高速讀取隨鉆聲波測井儀器內部存儲的波形數據。為節(jié)約FPGA內部資源，該設計采用了1片SJA1000［6］接口芯片；以太網接口芯片采用DAVICOM公司的DM9000A［7］，該接口芯片10／100Mbit／s兼容且采用LQFP48封裝，節(jié)省印刷板面積；2個UART接口分別由軟核在FPGA內部生成，其中一個UART接口作為超級終端接口用于調試和監(jiān)視主控板系統(tǒng)工作情況，另外一個UART接口通過外部驅動電路擴展成MWD通訊接口總線。M-LVDS總線即多點低壓差分信號總線，通過采用小擺幅的差分信號實現快速的數據傳輸，而且具有低功耗和出色的抗噪性能。為提高安全性，CAN和MWD接口均采用隔離驅動方式。

圖2 基于Nios II的嵌入式主控電路板結構框圖

Nios II處理器通過Avalon［8］總線接口與各種外部設備進行連接，FPGA內部的UART接口核以及SDRAM控制器核在Altera公司的SOPC Build－er開發(fā)軟件中均有集成，可以直接調用。該設計中SJA1000接口控制器核和M-LVDS擴展總線內核為用戶自己設計，按照Avalon接口規(guī)范，采用VHDL語言編寫控制接口邏輯。

3 功能擴展板卡設計

功能擴展板卡通過M-LVDS總線與主控電路板連接，圖3所示的多通道陣列信號源板是本測試臺架的主要功能擴展板。多通道陣列信號源板采用Altera公司的FPGA（EP2C8T144）作為核心控制芯片，采用具有DAC寄存器同步更新功能的高速DAC（AD5541A，16bit，1Msps）作為精密波形發(fā)生器，少量的波形數據預先存儲在EPCS4配置芯片中，大量的動態(tài)變化的波形數據由上位機下發(fā)給主控板，然后主控板通過M-LVDS總線下載到多通道陣列信號源板的FPGA內部緩存中。信號源板上設有板地址撥碼開關，這樣多塊信號源板就可以一起并聯(lián)使用，模擬更多接收站的輸出信號。為提高輸出信號的質量，DAC接口、幅度控制接口和繼電器驅動接口全部采用高速光電隔離。通過采用隔離繼電器整列實現熱插拔功能，提高了測試的安全性和便利性。

為了模擬不同源距和間距的聲系，各通道波形信號的輸出起始時間參數和各通道之間的延時參數均可設置，圖4為Tektronix DPO3034示波器采集的多通道陣列信號源板輸出的四通道波形，4個通道輸出的波形原始數據為存儲在EPCS4配置芯片中的同一道波形數據，各通道間相對延時為40μs。

圖3 多通道陣列信號源板結構框圖

圖4 多通道陣列信號源板輸出波形圖

4 嵌入式前端軟件設計

前端機軟件在uClinux 2.6系統(tǒng)平臺上實現，包括驅動程序和應用程序2部分，驅動程序實現CAN和M-LVDS總線實時高速通訊等任務，應用程序則完成實時性要求不高的任務。嵌入端程序架構見圖5。其中，網絡通訊模塊實現嵌入端與PC端以太網socket連接功能，命令響應及板卡接口模塊的功能為響應PC機下傳命令并對相應調試板卡進行控制及操作，CAN驅動接口和M-LVDS驅動接口實現與對應驅動程序的異步消息接口及數據交換功能。前端機軟件采用模塊化設計，為各種調試板卡設計了程序接口，便于功能擴展。

圖5 嵌入端軟件系統(tǒng)架構示意圖

uClinux中的設備可以分為3類：字符設備、塊設備和網絡設備［9］。該軟件中CAN驅動程序和M-LVDS驅動程序為字符型設備。為實現大量通訊數據的快速實時收發(fā)功能，以及實現驅動程序與應用程序快速數據和信息交換，驅動程序中設計了專門的系統(tǒng)緩存和中斷處理，驅動程序在中斷驅動下自動操作數據緩存完成數據的收發(fā)，然后使用kill＿fasync（＆async＿queue，SIGIO，POLL＿IN）函數向應用程序發(fā)出SIGIO異步通知請求，應用程序接收到異步通知后通過ioctl（）函數調用只讀取或提供數據即可，這樣提高了通訊速率及程序運行效率。

5 主機應用軟件設計

上位機軟件是調試臺架系統(tǒng)的控制核心，基于Visual Studio.Net開發(fā)平臺，通過以太網控制嵌入式前端機執(zhí)行所有測試功能，系統(tǒng)架構見圖6。上位機軟件的底層為基于TCP／IP協(xié)議的數據通訊模塊，使用 Winsock套接字和 Windows完成端口模型編程實現，完成測試系統(tǒng)控制命令、工作狀態(tài)和測試數據的收發(fā)。上位機軟件主要實現儀器調試和現場測試2類功能，其中儀器調試類功能主要包括電源監(jiān)控、實時聲波時差處理算法驗證、隨鉆聲波測井儀器硬件板卡功能檢測等，現場測試類功能主要包括儀器工作參數設置和波形數據讀取。

圖6 主機軟件系統(tǒng)架構示意圖

實時聲波時差處理算法可靠性驗證是該調試臺架的重要功能。其操作流程為，上位機軟件先從文件中讀取已知時差結果的波形數據下發(fā)至前端機后由多通道陣列信號源輸出波形，MWD接口同時啟動儀器工作開始采集信號源產生的波形然后進行時差處理，前端機再通過MWD接口讀取聲波時差處理結果并上傳，上位機將收到的隨鉆聲波測井儀器實時處理的時差計算結果和實際的時差值進行比對，通過這種方法可以測試井下實時時差處理算法的準確性和抗干擾性能。

6 結 論

（1）隨鉆聲波測井儀器調試臺架是隨鉆聲波測井儀器研制、生產和現場使用過程中的重要專用設備。相對于目前常用的基于ARM技術的嵌入式系統(tǒng)平臺，采用基于Nios II軟核技術構建的隨鉆聲波測井儀器調試臺架嵌入式前端系統(tǒng)，軟硬件均采用模塊化設計并且可以聯(lián)合設計，調試方便且具有更高的開發(fā)效率。

（2）嵌入式前端主控軟件基于開源的uClinux系統(tǒng)平臺，通過專門開發(fā)的帶有中斷響應功能的設備驅動程序，結合異步通知請求等技術，實現了大量通訊數據的快速實時收發(fā)功能。

（3）多通道陣列信號源為驗證井下實時聲波時差處理算法提供了便利，前端機采用M-LVDS擴展總線，減少了主控板與各功能板卡之間的連線并提高了總線抗干擾能力，便于功能擴展。

［1］鞠曉東，成向陽，盧俊強，等.基于嵌入式架構的測井儀器調試臺架系統(tǒng)設計 ［J］.測井技術，2009，33（3）：270-274.

［2］Altera Corporation.Nios II Processor Reference Handbook［EB／OL］.http：∥www.altera.com／literature／hb／nios2／n2cpu＿nii5v1.pdf，2011.

［3］Altera Corporation.Nios II Software Developer’s Handbook［EB／OL］.http：∥www.altera.com／literature／hb／nios2／n2sw＿nii5v2.pdf，2011.

［4］Altera Corporation.SOPC Builder User Guide［EB／OL］.http：∥www.altera.com／literature／ug／ug＿sopc＿builder.pdf，2010.

［5］Altera Corporation.Cyclone II Device Handbook［EB／OL］.http：∥ www.altera.com／literature／hb／cyc2／cyc2＿cii5v1.pdf，2008.

［6］NXP Semiconductors.SJA1000Data Sheet［EB／OL］.http：∥ www.nxp.com／documents／data ＿sheet／SJA1000.pdf，2010.

［7］DAVAICOM Semiconductor，Inc.DM9000AData Sheet［EB／OL］.http：∥www.davicom.com.tw／userfile／24247／DM9000A-DS-F01-030311.pdf，2011.

［8］Altera Corporation.Avalon Interface Specifications［EB／OL］.http：∥www.altera.com／literature／manual／mnl＿avalon＿spec.pdf，2011.

［9］Jonathan Corbet，Greg Kroah-Hartman，Alessandro Rubini.Linux Device Drivers［M］.3rd Edition.U.S.A.：O’Reilly，2005.