王瑩

（大慶鉆探工程公司測井公司，黑龍江 大慶 163412）

0 引 言

聲波測井是地球物理測井中的主要測井方法之一，其目的是運(yùn)用聲波在巖層中的各種傳播規(guī)律，測量所鉆地層的地質(zhì)和巖石物理參數(shù)，獲取地層的油氣藏存在與巖性等特征［1］。早期的單極聲波測井可以獲取很好的縱波速度、提取孔隙度以及判斷井質(zhì)量等，但很難獲得其他巖性參數(shù)和儲(chǔ)層參數(shù)。如何獲得井下聲波的橫波速度信息，豐富測井評(píng)價(jià)資料，是一個(gè)值得研究的課題。

多極子陣列聲波理論和技術(shù)的出現(xiàn)使得檢測地層的固有各向異性、應(yīng)力和誘導(dǎo)各向異性成為可能。數(shù)據(jù)采集系統(tǒng)是多極子陣列聲波測井儀器取得合格數(shù)據(jù)的關(guān)鍵，其設(shè)計(jì)參數(shù)對(duì)整個(gè)儀器系統(tǒng)性能有重大影響。設(shè)計(jì)可工作于井下高溫環(huán)境、高精度16通道同步數(shù)據(jù)采集系統(tǒng)相比之前的最多8通道數(shù)據(jù)同時(shí)采集系統(tǒng)，具有提高測井速度以及使同層測得曲線對(duì)齊的作用。設(shè)計(jì)基于DSP和FPGA的數(shù)據(jù)采集電路，采用DSP處理器，由FPGA實(shí)現(xiàn)8路信號(hào)同步采集控制邏輯，2個(gè)相同電路即可實(shí)現(xiàn)并行同步采集16路聲波信號(hào)。

1 電路結(jié)構(gòu)設(shè)計(jì)

多極子陣列聲波測井儀器具備聲波成像功能，儀器結(jié)構(gòu)采用三發(fā)八接收聲系，3個(gè)發(fā)射器包括高頻單極子發(fā)射器、交叉偶極子發(fā)射器、低頻單極子發(fā)射器，接收器采用正交的8組寬帶組合接收探頭，用于高頻單極、正交偶極、低頻單極聲波信號(hào)的接收。該儀器所錄取的資料能夠用于確定地層的彈性模量、破裂壓力、主應(yīng)力大小及方向以及估算滲透率等。

多極子陣列聲波測井儀器分6部分：采集控制線路、接收線路、接收探頭短節(jié)、隔聲體短節(jié)、發(fā)射探頭短節(jié)和發(fā)射線路（見圖1）。T1為單極子發(fā)射探頭，T3為X偶極子發(fā)射探頭，T4為Y偶極子發(fā)射探頭，T2為斯通利波發(fā)射探頭，R1～R8為8個(gè)組合接收探頭。

首先采集控制線路通過數(shù)傳短節(jié)接收到測井命令，采集控制線路通過串行總線把啟動(dòng)換能器發(fā)射的命令傳送到發(fā)射線路，啟動(dòng)發(fā)射換能器由串行總線上的命令決定，發(fā)射線路激勵(lì)發(fā)射換能器發(fā)射。8個(gè)接收換能器接收到32道聲波信號(hào)，按照采集控制線路發(fā)送的串行命令啟動(dòng)相應(yīng)的接收模式，接收線路把接收到的信號(hào)進(jìn)行放大和濾波，輸入到采集線路。采集線路同時(shí)啟動(dòng)16道采樣，采集完成的波形數(shù)據(jù)需要從采集板傳送到控制板，再通過高速數(shù)傳傳送到地面系統(tǒng)，完成一個(gè)深度點(diǎn)的測井過程。

圖1 多極子陣列聲波測井儀器結(jié)構(gòu)簡圖

1.1 電路總體框圖

多極子陣列聲波測井儀器有8組接收換能器，每組接收4道波形，為提高測井速度以及使同層測得曲線對(duì)齊，采集系統(tǒng)需要同時(shí)采集16道波形數(shù)據(jù)。發(fā)射探頭最高頻率為18kHz。根據(jù)Nyquist定律，ADC的采樣率至少為36kHz。為降低對(duì)抗混疊濾波器的要求和保證波形數(shù)據(jù)處理的精度，ADC最高采樣頻率應(yīng)為聲波信號(hào)的5～10倍，因此ADC的最低采樣能力不應(yīng)低于90ksps。儀器設(shè)計(jì)需要波形的采樣率為8～72μs、采樣長度17ms。

相比只使用8個(gè)AD與8個(gè)DSP實(shí)現(xiàn)8通道的數(shù)據(jù)采集電路，多極子陣列聲波測井儀器可以同時(shí)進(jìn)行16通道的數(shù)據(jù)采集，設(shè)計(jì)采用AD7656芯片作為模數(shù)轉(zhuǎn)換芯片。該芯片采樣速率最高可以達(dá)到125kHz，采樣精度為16bit，采樣率可調(diào)，采樣同步可控，采樣長度可設(shè)定。由APA600型號(hào)的FPGA直接控制2個(gè)AD7656，每片AD7656啟用4路進(jìn)行A／D轉(zhuǎn)換，F(xiàn)PGA在啟動(dòng)AD7656采集完成后，將采集到的數(shù)據(jù)存放在VC5509中，F(xiàn)PAG與5509之間采用HPI通訊方式。

多極子陣列聲波測井儀器使用2片電路板實(shí)現(xiàn)16路聲波信號(hào)的采集，每片電路板完成8路采集，單板采集電路框圖見圖2。

圖2 單板采集電路框圖

AD7656低功耗ADC芯片工作在250ksps時(shí)功耗為140mW，每通道為23mW。AD976功耗為100mV，比AD7656功耗要高。SOIC封裝的AD976芯片尺寸為0.712 5mm×0.299 2mm，采集16道波形就需要16片AD96。LQFP封裝的AD7656芯片尺寸為11.8mm×9.8mm，每個(gè)AD7656進(jìn)行4路AD轉(zhuǎn)換，采集16道波形就只要4片AD7656。VC5509是TI公司專為低功耗環(huán)境設(shè)計(jì)的一款芯片，其功耗有內(nèi)核功耗PINT與外設(shè)功耗PEXT等2個(gè)部分。外設(shè)功耗PEXT＝O×C××f，當(dāng)外設(shè)管腳電壓3.3V，開關(guān)有效率50%，開關(guān)管腳數(shù)量為16，負(fù)載為10pF，開關(guān)頻率為80MHz，估算功耗為70mW。對(duì)于內(nèi)核功耗PINT，當(dāng)內(nèi)核電壓為1.2V，頻率為100MHz時(shí)功耗為45mW，所以VC5509總功耗為115mW。

1.2 ADC接口模塊

多極子陣列聲波測井儀器對(duì)數(shù)據(jù)的精度有很高要求，設(shè)計(jì)中采用ADI公司達(dá)到汽車級(jí)耐溫的AD7656YSTZ。6通道同步采樣16bit逐次逼近型模數(shù)轉(zhuǎn)換芯片，每個(gè)通道可以達(dá)到250ksps的最高采集速率。最大輸入量程為±10V，支持±2×VREF范圍和±4×VREF范圍雙極性輸入信號(hào)。采樣率可滿足125kHz，具有96dB的動(dòng)態(tài)范圍，SOC封裝，支持并行和串行數(shù)字接口，為器件與微處理器或DSP的接口連接創(chuàng)造了條件，適于井下設(shè)備應(yīng)用。

AD7656的數(shù)字接口可以配置成高速并行接口或串行接口，為器件與微處理器或DSP的接口連接創(chuàng)造了條件。6個(gè)ADC可分成3對(duì)，每對(duì)都有一個(gè)相關(guān)的CONVST信號(hào)，用來對(duì)每對(duì)、4個(gè)或全部6個(gè)ADC進(jìn)行同步采樣。CONVST A對(duì)V1、V2啟動(dòng)同步采樣，CONVST B對(duì)V3、V4啟動(dòng)同步采樣，CONVST C對(duì)V5、V6啟動(dòng)同步采樣。通過脈沖激活CONVST輸入，可啟動(dòng)AD7656的轉(zhuǎn)換。在CONVST上升沿時(shí)，所選ADC對(duì)的采樣保持放大器進(jìn)入保持模式，并開始轉(zhuǎn)換。達(dá)到CONVST上升沿后，BUSY信號(hào)變?yōu)楦唠娖?，表示正在進(jìn)行轉(zhuǎn)換。轉(zhuǎn)換采用內(nèi)部時(shí)鐘，轉(zhuǎn)換時(shí)間為3μs。只要BUSY保持高電平，便會(huì)忽略CONVST A、CONVST B、CONVST C上的任何其他CONVST上升沿。BUSY在下降沿時(shí)，采樣保持放大器返回跟蹤模式，數(shù)據(jù)可通過并口或串行接口從輸出寄存器讀取。

在多極子陣列聲波測井儀器中使用的是串行接口模式，可有效降低電路空間復(fù)雜度。每片采集電路板使用2片AD7656實(shí)現(xiàn)8通道信號(hào)采集，每片AD7656只啟用4個(gè)ADC進(jìn)行同步采樣，控制信號(hào)采用CONVST A和CONVST B。圖3為使用同步轉(zhuǎn)換以及采用2路DOUT線的讀取序列。

圖3 使用同步轉(zhuǎn)換以及采用2路DOUT線的讀取序列

每通道最高采樣率為125kHz時(shí)，需要處理16Mbits／s傳輸速率的數(shù)據(jù)接口。選用FPGA控制2片ADC的工作，如控制ADC的采樣率和采樣時(shí)間，并接收ADC的數(shù)據(jù)。FPGA選用Actel公司的APA600，擁有30～100萬系統(tǒng)門，72～198kbit的雙端口SRAM，158～712個(gè)用戶I／O，126kbit的RAM，SRAM和FIFO配置同步和異步操作高達(dá)150MHz的可編程Flash型FPGA，不需要外接配置芯片；具有低功耗、高密度、保密性好的特點(diǎn)，非常適合用于高溫環(huán)境下的井下電路。FPGA與ADC的接口電路見圖4。

圖4 FPGA與ADC的接口電路

每次采集的聲波數(shù)據(jù)需要緩存在存儲(chǔ)器，以便之后的數(shù)據(jù)處理和傳輸，選用TMS320VC5509完成聲波數(shù)據(jù)的緩存和數(shù)據(jù)處理。TMS320VC5509A是TI推出的高性能、低功耗的定點(diǎn)DSP處理器，CPU頻率最高可以運(yùn)行在200MHz（內(nèi)核電壓工作在1.6V），每個(gè)時(shí)鐘周期可執(zhí)行1～2條指令，有2個(gè)算術(shù)邏輯單元（ALU），2個(gè)硬件乘法器，是一款具有較高性價(jià)比、高集成度、低功耗的DSP芯片，適用于便攜式設(shè)備中。TMS320VC5509A集成了128 kB 16bits RAM、32kB 16bits的ROM，且?guī)в蠩MIF接口，可實(shí)現(xiàn)與多種存儲(chǔ)器之間的無縫連接。該芯片內(nèi)還有豐富的外設(shè)，包括2個(gè)20位的定時(shí)器，3個(gè)多通道緩沖串口（McBSP），USB全速接口（12Mbit／s），I2C接口，實(shí)時(shí)時(shí)鐘等。

1.3 DSP與FPGA的數(shù)據(jù)傳輸模塊

DSP與FPGA之間通過HPI接口進(jìn)行數(shù)據(jù)傳輸，HPI（Host-Post Interface）接口是 DSP與主機(jī)相連接的并行通訊口，是構(gòu)建主從式系統(tǒng)，實(shí)現(xiàn)主機(jī)與從機(jī)通訊的重要接口。主機(jī)通過HPI可訪問DSP內(nèi)全部的存儲(chǔ)空間及地址空間映射的外設(shè)，進(jìn)而控制DSP，實(shí)現(xiàn)數(shù)據(jù)交換。FPGA通過HPI操作DSP內(nèi)部的DRAM，不需要DSP參與數(shù)據(jù)的傳輸。FPGA與DSP之間的數(shù)據(jù)流見圖5。

圖5 FPGA與DSP之間的數(shù)據(jù)流

TMS320VC5509A的McBSP具有全雙工通訊方式、雙倍緩沖的傳送和3倍緩沖的接收，并適用于連續(xù)的數(shù)據(jù)流，對(duì)于接收和傳送來的數(shù)據(jù)采用獨(dú)立的時(shí)鐘和幀，128個(gè)通道用于傳送和接收，多通道選擇模塊允許和終止每一個(gè)通道的傳輸，采樣率產(chǎn)生器可對(duì)內(nèi)部采樣和幀同步信號(hào)控制進(jìn)行編程，內(nèi)部時(shí)鐘和幀的產(chǎn)生可編程，幀同步和數(shù)字鐘的極性可編程，多種數(shù)據(jù)位的大小可選擇：8、12、16、20、24bit和32bit，選擇首先發(fā)送／接收高8bit或者低8bit。TMS320VC5509A有3組McBSP接口，每組McBSP有6個(gè)管腳，分別是 DR、DX、CLKX、CLKR、FSX、FSR。通過1組McBSP接口可以實(shí)現(xiàn)數(shù)據(jù)全雙工交換。

采集電路板通過McBSP接口將采集和處理之后的數(shù)據(jù)傳輸?shù)街骺仉娐钒?，以便與井下數(shù)傳系統(tǒng)通訊。

2 軟件設(shè)計(jì)

2.1 FPGA模塊介紹

為實(shí)現(xiàn)對(duì)ADC芯片的控制和對(duì)采集數(shù)據(jù)的處理，F(xiàn)PGA中的模塊主要分為ADC接口模塊、FIFO、HPI接口等。所有模塊采用同步時(shí)序完成，減少競爭的產(chǎn)生。輸入時(shí)鐘為10MHz，使用PLL倍頻到20MHz輸入給各功能模塊。

其中ADC接口模塊主要完成對(duì)AD7656的接口控制，實(shí)時(shí)接收轉(zhuǎn)換數(shù)據(jù)。ADC接口模塊產(chǎn)生AD7656工作需要的時(shí)鐘，并通過管腳配置AD7656的工作模式。ADC采集到的數(shù)據(jù)由ADC接口模塊接收之后，送入FIFO模塊。使用FIFO主要是由于HPI口與ADC數(shù)據(jù)接口之間的數(shù)據(jù)傳輸速率不同。HPI模塊需要判斷DSP的狀態(tài)，并從FIFO中取數(shù)，通過HPI完成對(duì)DSP內(nèi)存空間的直接讀取。主控模塊需要給其他各個(gè)模塊置狀態(tài)位，使各模塊完成相應(yīng)狀態(tài)下的時(shí)序。

2.2 DSP程序設(shè)計(jì)

DSP需要處理主控制板發(fā)來的命令及參數(shù)、并對(duì)采集到的數(shù)據(jù)處理之后發(fā)送到主控板，軟件主程序流程見圖6。

圖6 軟件主程序流程

TMS320VC5509A主頻可高達(dá)200MHz，但為適應(yīng)井下的環(huán)境，減小功耗，對(duì)其進(jìn)行降額使用，將頻率設(shè)為96MHz。程序中主要的數(shù)據(jù)處理為一個(gè)40階的FIR濾波器，每計(jì)算一個(gè)波形數(shù)據(jù)只需要0.8μs，完全滿足系統(tǒng)實(shí)時(shí)性需要。

2.3 測試結(jié)果

采集系統(tǒng)采得的偶極波形數(shù)據(jù)，2個(gè)采樣點(diǎn)之間相距36μs，每個(gè)波是400個(gè)字，滿足儀器的設(shè)計(jì)要求。16通道采集工作模式下功耗僅為1.4W。使用采集電路得到的偶極聲波信號(hào)見圖7和圖8。

3 結(jié) 論

（1）針對(duì)多極子陣列聲波測井儀器及整套測井系統(tǒng)的要求，設(shè)計(jì)了一種基于ADC＋FPGA＋DSP的數(shù)據(jù)采集系統(tǒng)。高速高精度數(shù)據(jù)采集電路可完成對(duì)16道陣列聲波波形信號(hào)的同步采集及處理，采樣率、采樣時(shí)間、電壓輸入范圍等可根據(jù)需要設(shè)定，控制靈活。

（2）完成16通道的采集任務(wù)只需要2片220mm×48mm的電路板。在儀器的測試過程中采集電路性能穩(wěn)定，適合多極子聲波測井儀器的要求。這種設(shè)計(jì)方法也適用于其他井下測井儀器設(shè)計(jì)。

［1］Arroyo Franco J L，Mercado Ortiz M A.聲波測井技術(shù) ［J］.國外測井技術(shù)，2007，22（2）：53-63.

［2］成向陽，鞠曉東.井下多通道高精度多極子陣列聲波數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) ［J］.測井技術(shù)，2009，4（2）：165-168.

［3］Analog Devices，Inc.AD7656／AD7657／AD7658Datasheet［Z］.2004.

［4］Actel.Automotive-grade ProASIC PLUS Flash Family FPG as Datasheet［Z］.2004.

［5］Texas Instruments.TMS320VC5503／5507／5509DSP Host Port Interface （HPI）Reference Guide ［Z］.2005.

［6］Texas Instruments.TMS320VC5501／5502／5503／5507／5509／5510DSP Multi-channel Buffered Serial Port（McBSP）Reference Guide［Z］.2005.