王學(xué)運,張升康

(北京無線電計量測試研究所,北京100854)

1 引 言

衛(wèi)星雙向時間傳遞是目前遠(yuǎn)距離時間同步和校準(zhǔn)的高精度和高準(zhǔn)確度的手段之一,其工作原理是參加比對的兩個地面站向衛(wèi)星發(fā)送定時信號,并接收經(jīng)衛(wèi)星轉(zhuǎn)發(fā)的對方的定時信號,兩站分別通過時間間隔計數(shù)器測出對方定時信號與本地定時信號的時差值,然后再根據(jù)鏈路上的各種延時值計算出兩地的鐘差[1-2]。

衛(wèi)星雙向時間傳遞系統(tǒng)的核心是調(diào)制解調(diào)器,目前國內(nèi)外衛(wèi)星雙向時間傳遞鏈路常采用德國timetech公司的stare專用時間傳遞調(diào)制解調(diào)器,我國在這種設(shè)備的研制方面還有待提高,而且國內(nèi)外針對衛(wèi)星雙向時間傳遞調(diào)制解調(diào)器設(shè)計的專門文獻(xiàn)較少。本文采用偽碼擴(kuò)頻調(diào)制體制設(shè)計開發(fā)了用于衛(wèi)星雙向時間傳遞的調(diào)制器,其原理是在FPGA中將本地1 PPS信號和時間信息偽碼擴(kuò)頻,同時進(jìn)行CRC校驗處理,然后再利用DDS實現(xiàn)BPSK調(diào)制,并完成70 MHz的中頻輸出。仿真測試實驗表明,該調(diào)制器能滿足基本的應(yīng)用需求。下面對系統(tǒng)架構(gòu)及主要功能模塊進(jìn)行詳細(xì)介紹,并結(jié)合仿真測試結(jié)果進(jìn)行分析說明。

2 調(diào)制器總體設(shè)計

在衛(wèi)星雙向時間傳遞系統(tǒng)中,本地1 PPS信號和時間信息通過調(diào)制器單元的編碼調(diào)制之后輸出,調(diào)制器的主要功能是將數(shù)據(jù)信息按一定格式組幀并進(jìn)行擴(kuò)頻處理,然后調(diào)制成70 MHz中頻信號后輸出。其原理框圖如圖1所示。

圖1 調(diào)制器系統(tǒng)框圖Fig.1Modulator system

調(diào)制數(shù)據(jù)有兩部分,一是1 PPS秒脈沖信號,二是本地時間信息。1 PPS秒脈沖信號用于實現(xiàn)衛(wèi)星雙向時間傳遞,它是由參與時間比對的原子鐘提供的。在硬件實現(xiàn)時將1 PPS信號用幀頭替代,除要保證秒脈沖沿與幀頭精準(zhǔn)對齊之外,還要保證對1 PPS信號的采樣誤差要小于系統(tǒng)的同步精度,因此對采樣時鐘頻率要求較高。本地時間信息主要包含時間比對信息、時碼信息、電離層時延信息、Sagnac信息及其它信息等,它們對完成衛(wèi)星雙向時間傳遞起到輔助的作用。對于這些信息數(shù)據(jù)采用常規(guī)處理,將其包含在數(shù)據(jù)幀中作數(shù)據(jù)的調(diào)制解調(diào)。

擴(kuò)頻單元一般選取Gold碼作為擴(kuò)頻序列,它是m序列的復(fù)合序碼,具有良好的自相關(guān)和互相關(guān)性能。碼周期長度一般可選用10的倍數(shù),但要保證截短后的碼序列仍然要具有良好的自相關(guān)和互相關(guān)特性。碼周期長度越長,其抗噪聲性能越好,但是接收端捕獲的速度就越慢。

調(diào)制方式選擇BPSK調(diào)制,BPSK比較簡單可在FPGA中實現(xiàn),也可采用具有調(diào)相功能的DDS芯片實現(xiàn)。為提高通信的可靠性,系統(tǒng)中需要加入CRC校驗功能,以對可能或已經(jīng)出現(xiàn)的差錯進(jìn)行控制。CRC碼是一種有效的編碼技術(shù),它以其檢出概率高且易于用硬件實現(xiàn)的優(yōu)點在移動通信、計算機(jī)通信、USB接口、測控等領(lǐng)域有著廣泛的應(yīng)用。

3 調(diào)制器的FPGA實現(xiàn)

調(diào)制器的FPGA硬件實現(xiàn)框圖如圖2所示。FPGA內(nèi)部完成的主要工作有數(shù)據(jù)成幀、擴(kuò)頻及CRC校驗、串口通信等,DDS芯片AD9852實現(xiàn)BPSK調(diào)制功能。

時鐘clk和1 PPS信號是由參與時間比對的原子鐘提供的。1 PPS信號是調(diào)制器各功能單元的啟動和控制信號,是功能實現(xiàn)的協(xié)調(diào)者和組織者。數(shù)據(jù)成幀單元、CRC校驗單元、擴(kuò)頻單元、碼產(chǎn)生單元都是在1 PPS信號的控制下工作的。

圖2 調(diào)制器的FPGA實現(xiàn)Fig.2Modulator designed based on FPGA

系統(tǒng)數(shù)據(jù)幀格式如圖3所示,其中幀頭是13 bit的Barker碼序列,數(shù)據(jù)速率為500 Hz。

圖3 數(shù)據(jù)幀格式Fig.3 Format of data frames

3.1 CRC校驗?zāi)K的實現(xiàn)

本系統(tǒng)采用CRC-CCITT標(biāo)準(zhǔn),其生成多項式為

CRC校驗的硬件實現(xiàn)所要求的速度并不高,因此可以選用串行實現(xiàn)方式,即經(jīng)典的LSFR方法[3],其實現(xiàn)結(jié)構(gòu)如圖4所示。當(dāng)最后一位數(shù)據(jù)進(jìn)入該結(jié)構(gòu)之后,寄存器中所存儲的值就是CRC校驗位,然后讀取這16個寄存器的值并將其存儲到規(guī)定的存儲區(qū)域,最后輸出成幀。用Verilog HDL語言可以很方便地實現(xiàn)此算法。需要注意的是,CRC的工作受到1 PPS脈沖信號的控制。

圖4 CRC串行結(jié)構(gòu)框圖Fig.4 Serial architectural of CRC

該模塊的測試方法:人為給定其一串輸入數(shù)據(jù),通過modelsim仿真觀看其輸出結(jié)果,然后再與matlab計算出來的結(jié)果進(jìn)行比較。

3.2 擴(kuò)頻的硬件實現(xiàn)

經(jīng)研究,系統(tǒng)選用的Gold碼周期長度為1000,碼速率為2.5MHz和5MHz可調(diào)。m序列優(yōu)選對[4]為

其硬件實現(xiàn)結(jié)構(gòu)如圖5所示。由于使用的是截短的碼周期為1000的碼序列,因此當(dāng)碼發(fā)生器產(chǎn)生1000個碼片后就要將移位寄存器的值設(shè)置為初始狀態(tài)值,而初始狀態(tài)值可以為全1,也可以為其他非全0值,并且在1 PPS的信號到來時將移位寄存器恢復(fù)成初始狀態(tài)值。最后,將數(shù)據(jù)幀信息與擴(kuò)頻碼序列在1 PPS脈沖信號控制下進(jìn)行異或運算,從而實現(xiàn)擴(kuò)頻功能。

圖5 Gold序列硬件實現(xiàn)框圖Fig.5 Design of Gold based on hardware

圖6 是截短Gold碼的自相關(guān)仿真圖,橫坐標(biāo)表示Gold碼的偏移量,縱坐標(biāo)表示自相關(guān)值。從中可發(fā)現(xiàn)截取的1000個碼片具有良好的自相關(guān)性。

圖6 截短Gold碼序列自相關(guān)仿真波形Fig.6Autocorrelation of truncatedGold code

3.3 BPSK調(diào)制

系統(tǒng)采用AD9852實現(xiàn)BPSK調(diào)制。令A(yù)D9852工作在PSK模式,采用差分時鐘,頻率為10 MHz。對AD9852內(nèi)部寄存器的配置通過在FPGA中編寫的狀態(tài)機(jī)來控制實現(xiàn)。最后將擴(kuò)頻數(shù)據(jù)調(diào)制到70 MHz的中頻輸出,輸出功率為-15 dBm,經(jīng)過低通濾波之后送到后級衛(wèi)通變頻設(shè)備。

4 系統(tǒng)仿真與測試

對整個基帶系統(tǒng)利用modelsim SE進(jìn)行仿真,仿真結(jié)果如圖7所示。該仿真可以驗證數(shù)據(jù)裝幀的正確性,由于之前已單獨對CRC校驗進(jìn)行了驗證,在此,將code-crc以及已知的輸入數(shù)據(jù)和幀頭數(shù)據(jù)按照圖3所示的數(shù)據(jù)幀格式進(jìn)行組合,然后與mem1的數(shù)據(jù)進(jìn)行比較,比較結(jié)果說明硬件實現(xiàn)的正確性。

圖7 基帶仿真結(jié)果總體圖Fig.7 Simulation results of baseband

Data-out是數(shù)據(jù)成幀后的輸出數(shù)據(jù),此信號同生成的Gold碼(Gold信號)進(jìn)行異或完成擴(kuò)頻,生成擴(kuò)頻信號data-out2。這些動作都是在1 PPS信號控制下完成的?？梢钥匆幌轮虚g豎線的細(xì)節(jié),見圖8。當(dāng)1 PPS信號到來時,crc以及擴(kuò)頻單元才開始進(jìn)行數(shù)據(jù)采集,從而保證動作的一致性。

圖8 基帶仿真結(jié)果細(xì)節(jié)圖Fig.8 Detail simulation results of baseband

此外,可使用QuartusII自帶的ELA工具對數(shù)據(jù)進(jìn)行觀測,進(jìn)一步驗證硬件實現(xiàn)結(jié)果,部分觀測結(jié)果如圖9所示。圖10是用頻譜儀觀測到的中頻輸出,頻譜儀設(shè)置如下:RBW設(shè)置為100 kHz、VBW設(shè)置為100 kHz、AVG設(shè)置為on,經(jīng)測試可得,其中頻輸出主瓣峰值功率為-15 dBm,中頻輸出頻率為70 MHz。

圖9 ELA測試結(jié)果Fig.9 ELA test results

圖10 中頻輸出頻譜Fig.10 The spectrum of IF

5 結(jié)束語

調(diào)制解調(diào)器是衛(wèi)星雙向時間傳遞系統(tǒng)的核心設(shè)備,本文設(shè)計完成了用于衛(wèi)星雙向時間傳遞系統(tǒng)的調(diào)制器,其功能結(jié)構(gòu)與一般的擴(kuò)頻系統(tǒng)相似,但對1 PPS信號需要進(jìn)行特殊處理。系統(tǒng)仿真測試結(jié)果表明,該調(diào)制器可以實際應(yīng)用,并已經(jīng)過實際試驗驗證。為與商用設(shè)備直接相連組成系統(tǒng),需要實現(xiàn)調(diào)制器的中頻輸出功率可調(diào),且需考慮實際系統(tǒng)中1 PPS信號的使用方式。同時,該調(diào)制器也為解調(diào)器的研制工作提供了一個良好的測試平臺,可進(jìn)一步加快解調(diào)器的研制步伐。

[1]Kirchner D.T wo-Way Time Transfer Via Communication Satellites[J].Proceedings of the IEEE,1991,79(7):983-990.

[2]李宗揚.時間頻率計量[M].北京:原子能出版社,2002.LI Zong-yang.Metrology of time and Frequency[M].Beijing:Atomic Energy Press,2002.(in Chinese)

[3]葉懋,劉宇紅,劉橋.CRC碼的FPGA實現(xiàn)[J].重慶工學(xué)院學(xué)報(自然科學(xué)版),2007,21(3):85-87.YE Mao,LIU Yu-hong,LIU Qiao.Implementation of CR C Based on FPGA[J].Journal of chongqing Institute of technology(Natural Science Edition),2007,21(3):85-87.(in Chinese)

[4]查光明,熊賢祚.擴(kuò)頻通信[M].西安:西安電子科技大學(xué)出版社,1990.ZHA Guang-ming,XIONG Xian-zuo.Spread Spectrum Communication[M].Xi′an:Xidian University Press,1990.(in Chinese)