李燕斌,覃 超,黃揚(yáng)洲,劉偉敏

(中國(guó)西南電子技術(shù)研究所,成都610036)

1 引 言

軟件無(wú)線電是一種新型的無(wú)線電體系結(jié)構(gòu),它通過硬件和軟件的結(jié)合使無(wú)線網(wǎng)絡(luò)和用戶終端具有可重配置能力。軟件無(wú)線電提供了一種建立多模式、多頻段、多功能無(wú)線設(shè)備的有效而且相當(dāng)經(jīng)濟(jì)的解決方案,可以通過軟件升級(jí)實(shí)現(xiàn)功能提高[1]。軟件無(wú)線電的基本思想是以開放性、可擴(kuò)展、結(jié)構(gòu)精簡(jiǎn)的硬件為通用平臺(tái),把盡可能多的無(wú)線電功能用可重構(gòu)、可升級(jí)的構(gòu)件化軟件來(lái)實(shí)現(xiàn)。為了便于硬件模塊的升級(jí)和擴(kuò)展,軟件無(wú)線電系統(tǒng)需采用標(biāo)準(zhǔn)的、高性能的開放式總線結(jié)構(gòu),內(nèi)部各功能模塊間通過標(biāo)準(zhǔn)嵌入式總線相連。

作為系統(tǒng)內(nèi)部各模塊間數(shù)據(jù)傳輸和交換的通道,總線是系統(tǒng)的血管和經(jīng)絡(luò),對(duì)整個(gè)無(wú)線電系統(tǒng)而言,其重要性不言而喻。過去的軟件無(wú)線電系統(tǒng)一般采用VME、PCI等并行總線結(jié)構(gòu),隨著高速總線技術(shù)的發(fā)展,現(xiàn)在軟件無(wú)線電系統(tǒng)主要基于高速串行總線結(jié)構(gòu)來(lái)設(shè)計(jì),未來(lái)全光數(shù)據(jù)交換結(jié)構(gòu)將是發(fā)展方向。

2 傳統(tǒng)的并行總線傳輸方式

圖1所示為典型的軟件無(wú)線電系統(tǒng)結(jié)構(gòu)。軟件無(wú)線電系統(tǒng)傳統(tǒng)的總線方式大都采用并行架構(gòu),VME和CPCI是2種最常用的嵌入式總線方式,其結(jié)構(gòu)形式參見圖2。

圖1 典型的軟件無(wú)線電系統(tǒng)結(jié)構(gòu)Fig.1 Typical system frame of SDR

圖2 傳統(tǒng)的軟件無(wú)線電嵌入式系統(tǒng)結(jié)構(gòu)Fig.2 Traditional embedded system frame of SDR

CPCI總線實(shí)現(xiàn)的是一種Big Pipe的數(shù)據(jù)傳輸模式,其采用一組并行線掛接多個(gè)功能模塊,最高負(fù)載模塊數(shù)量不超過8個(gè)(CPCI),可支持較小的電子系統(tǒng);傳輸位寬支持 32/64,最高傳輸速率為528 Mbyte/s,其帶寬較寬、速率高,適合作為高速處理和計(jì)算平臺(tái)的接口標(biāo)準(zhǔn),機(jī)械結(jié)構(gòu)和尺寸能勝任惡劣環(huán)境下應(yīng)用。

VME總線相對(duì)于CPCI總線來(lái)說(shuō)負(fù)載能力更強(qiáng),其最高負(fù)載模塊數(shù)量達(dá)21個(gè),可支持較大的電子系統(tǒng);但其帶寬較窄、速率較低,不適合作為高速處理和計(jì)算平臺(tái)的接口標(biāo)準(zhǔn),需要增加專用數(shù)據(jù)傳輸通道實(shí)現(xiàn)實(shí)時(shí)高速數(shù)據(jù)傳輸;機(jī)械結(jié)構(gòu)和尺寸能勝任惡劣環(huán)境下應(yīng)用。

隨著軟件無(wú)線電通信系統(tǒng)對(duì)帶寬需求的增長(zhǎng),VME和CPCI等多負(fù)載并行總線技術(shù)已很難適應(yīng)新一代系統(tǒng)的需求。為滿足高速率并行傳輸,其重點(diǎn)已集中在源同步標(biāo)準(zhǔn)并行總線上。典型的源同步并行總線標(biāo)準(zhǔn)有CSIX、SPI-4.2(Double)等,由于其總線時(shí)鐘頻率系統(tǒng)同步并行,傳輸能力有很大提高,但其要求數(shù)據(jù)和源同步時(shí)鐘信號(hào)是同步傳輸?shù)?。隨著頻率的提高,控制時(shí)鐘和數(shù)據(jù)信號(hào)之間的物理/電氣特性偏移也越來(lái)越困難,信號(hào)質(zhì)量會(huì)受到總線長(zhǎng)度限制、信號(hào)失真、電路板布線處理通道畸變、抖動(dòng)等多方面的影響,并行總線結(jié)構(gòu)的局限性日漸顯現(xiàn)。通信技術(shù)在不斷地發(fā)展,總線技術(shù)相應(yīng)也在不斷地更新,而串行總線結(jié)構(gòu)在高數(shù)據(jù)交換速率、多模塊和具有高速內(nèi)部交換網(wǎng)絡(luò)的高端系統(tǒng)上其優(yōu)勢(shì)性日益顯現(xiàn)。

3 串行總線架構(gòu)的優(yōu)勢(shì)

隨著通信技術(shù)和總線技術(shù)的發(fā)展,新型軟件無(wú)線電系統(tǒng)嵌入式總線架構(gòu)以串行替代并行,以Pointto-Point方式替代Big Pipe方式,以包交換替代電路交換,以Switch Fabric替代共享總線已成為必然。新型的軟件無(wú)線電系統(tǒng)嵌入式結(jié)構(gòu)如圖3所示。

圖3 基于串行總線的嵌入式體系架構(gòu)Fig.3 Embedded system frame based on serial bus

串行總線主要有以下幾大優(yōu)點(diǎn):

(1)串行傳輸可以最大限度地減少芯片管腳數(shù),減小背板的尺寸和系統(tǒng)設(shè)計(jì)造價(jià),提供更多的傳輸鏈路,現(xiàn)有的技術(shù)已經(jīng)能夠?qū)崿F(xiàn)千兆級(jí)的傳輸率;

(2)點(diǎn)到點(diǎn)通信方式最大程度地減小了通信鏈路的負(fù)載,有利于進(jìn)一步提高時(shí)鐘頻率/數(shù)據(jù)率,同時(shí)系統(tǒng)負(fù)載模塊數(shù)量可以大大增加,可滿足各種電子系統(tǒng)需求;

(3)由于避免了VME和CPCI等并行總線架構(gòu)的總線仲裁問題,因此基于串行總線的嵌入式系統(tǒng)模塊間可以實(shí)現(xiàn)很高的傳輸效率;

(4)Switch Fabric是利用新一代開關(guān)器件結(jié)合分組交換技術(shù)實(shí)現(xiàn)的一種交叉開關(guān)網(wǎng)絡(luò),系統(tǒng)中多個(gè)點(diǎn)到點(diǎn)的通信鏈路被組織在一起,最終能夠?qū)崿F(xiàn)所有芯片/模塊間的任意互連和并發(fā)傳輸。

目前可以支持千兆級(jí)的常用串行傳輸總線包括RapidIO 、PCI Express等。

4 多種高速總線性能比較

可用于軟件無(wú)線電系統(tǒng)的嵌入式高速串行總線種類很多,目前最為通用的是RapidIO、PCI Express、StarFabric、千兆以太網(wǎng)等,它們都可以提供高速、可靠的點(diǎn)對(duì)點(diǎn)互聯(lián)。

千兆以太網(wǎng)技術(shù)是百兆以太網(wǎng)技術(shù)的升級(jí),支持10/100/1 000Mbit/s全雙工數(shù)據(jù)傳輸,最初用于局域網(wǎng)內(nèi)和廣域網(wǎng)內(nèi)的互聯(lián),是非常可靠的互聯(lián)選擇。但千兆以太網(wǎng)技術(shù)較RapidIO、PCI Express等技術(shù)效率稍低,而且系統(tǒng)延時(shí)較大,不適合實(shí)時(shí)嵌入式系統(tǒng)內(nèi)部的互聯(lián),是系統(tǒng)外部總線接口的良好選擇。

RapidIO總線基本規(guī)范于2001年完成,2003年該互聯(lián)規(guī)范被國(guó)際標(biāo)準(zhǔn)總線和國(guó)際電工委員會(huì)(IEC)一致通過,這使RapidIO(ISO)成為互連技術(shù)方面得到授權(quán)的唯一一個(gè)系統(tǒng)[2]。串行RapidIO技術(shù)是專門為嵌入式系統(tǒng)互聯(lián)而設(shè)計(jì)的,只要有足夠多的交換機(jī),就可以實(shí)現(xiàn)任意結(jié)構(gòu)的拓?fù)?。其傳輸帶寬?最高可達(dá)64 Gbit/s。

PCI Express技術(shù)是著眼于最大的兼容PCI總線技術(shù)而設(shè)計(jì),為了能夠兼容傳統(tǒng)的PCI總線技術(shù),PCI Express的拓?fù)浣Y(jié)構(gòu)只能是樹形結(jié)構(gòu)。這種結(jié)構(gòu)在PC機(jī)和服務(wù)器內(nèi)非常適用,如果合適的話,也能用在嵌入式系統(tǒng)內(nèi)。但在PCI Express的結(jié)構(gòu)中除了要有交換機(jī),還需要有一個(gè)模塊來(lái)做統(tǒng)一的管理,這增加了硬件的開銷。

StarFabric是一種高速、點(diǎn)對(duì)點(diǎn)的串行交換總線技術(shù),主要面向?qū)崟r(shí)應(yīng)用的嵌入式領(lǐng)域的系統(tǒng)級(jí)互聯(lián),每一鏈路支持的帶寬支撐的帶寬達(dá)2.5 Gbit/s[3],這些鏈路可以熱插拔。該技術(shù)由Star-Gen公司發(fā)起推廣,目前比起PCI-E和RapidIO總線來(lái)說(shuō)傳輸速率和效率稍低,應(yīng)用也沒有那么廣泛。

表1給出了幾種常用嵌入式串行總線的性能。通過以上幾種高速串行總線技術(shù)比較可以看出,串行RapidIO技術(shù)各方面性能都較好,同時(shí) FPGA、DSP、CPU和很多專用芯片都支持這種標(biāo)準(zhǔn),是目前軟件無(wú)線電嵌入式系統(tǒng)內(nèi)實(shí)現(xiàn)互聯(lián)的最佳選擇,其他各類串行或并行總線可以做為子系統(tǒng)或模塊內(nèi)部的數(shù)據(jù)交換總線。

表1 幾種常用的嵌入式串行總線性能Table 1Several common serial bus performance in embedded system

5 在工程中的應(yīng)用

在基于軟件無(wú)線電設(shè)計(jì)思路的某項(xiàng)目中,其架構(gòu)為4路收發(fā)通道,為了支持系統(tǒng)動(dòng)態(tài)可重構(gòu)能力,在各路中頻信號(hào)數(shù)字化后通過RapidIO總線和交換網(wǎng)絡(luò)建立了一個(gè)基本的點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)(如圖4)。信號(hào)處理模塊可以根據(jù)需要從網(wǎng)絡(luò)中選取不同信道的采樣信號(hào),或向不同的信道發(fā)送調(diào)制信號(hào),信號(hào)處理模塊本身根據(jù)不同的通道和工作模式實(shí)現(xiàn)軟件動(dòng)態(tài)加載。信號(hào)處理模塊和其他模塊間通過RapidIO總線實(shí)現(xiàn)數(shù)據(jù)信息交互。

圖4 四路點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò)結(jié)構(gòu)Fig.4 4-gateway point-to-point network frame

數(shù)字中頻處理模塊將來(lái)自接收通道的中頻信號(hào)ADC采樣后送給FPGA,FPGA經(jīng)數(shù)字下變頻等信號(hào)預(yù)處理后,通過RapidIO高速串行總線送往開關(guān)交換網(wǎng)絡(luò),再經(jīng)交換判決送到對(duì)應(yīng)的信號(hào)處理模塊。另一方面,數(shù)字中頻處理模塊FPGA接收來(lái)自信號(hào)處理模塊經(jīng)開關(guān)網(wǎng)絡(luò)送來(lái)的高速串行數(shù)據(jù),通過解串處理后送DAC進(jìn)行數(shù)模轉(zhuǎn)換,最后輸出發(fā)中頻信號(hào)送往信道發(fā)送端。

數(shù)字中頻處理模塊選用Xilinx V5系列FPGA。用FPGA開發(fā)RapidIO具有以下優(yōu)點(diǎn):

(1)FPGA集成了RapidIO收發(fā)器[4],可以支持多達(dá)8路串行RapidIO同時(shí)傳輸;

(2)支持RapidIO 2.0標(biāo)準(zhǔn),提供高達(dá)12.5 GHz的帶寬,支持標(biāo)準(zhǔn)的1x/4x模式;

(3)實(shí)現(xiàn)了RapidIO的三層協(xié)議:邏輯層、傳輸層和物理層;

(4)支持命令、流數(shù)據(jù)和突發(fā)數(shù)據(jù)的傳輸;

(5)為應(yīng)用層提供統(tǒng)一的接口,使軟件開發(fā)人員可以專注于應(yīng)用開發(fā)。

為了對(duì)內(nèi)數(shù)據(jù)交換和對(duì)外協(xié)議處理的方便,本平臺(tái)的信號(hào)處理模塊選用TI的DSP芯片TMS320C6455[5]來(lái)實(shí)現(xiàn)RapidIO總線和千兆以太網(wǎng)接口。TMS320C6455內(nèi)嵌了SRIO模塊,擁有4個(gè)全雙工的port(端口),支持SRIO 1x/4x串行協(xié)議。每個(gè) port支持1.25 Gbit/s、2.5 Gbit/s、3.125 Gbit/s的波特率,每個(gè)port可以單獨(dú)構(gòu)成1x模式,也可以4個(gè)port共同構(gòu)成4x模式[6]。

本系統(tǒng)平臺(tái)4個(gè)信號(hào)收發(fā)處理通道,具有8個(gè)RapidIO節(jié)點(diǎn),通過專用交換芯片構(gòu)成交換網(wǎng)絡(luò),可實(shí)現(xiàn)任意信號(hào)處理通道和任意信道收發(fā)通道之間高速數(shù)據(jù)交換,交換芯片數(shù)據(jù)包延遲小于2 μ s。

圖5是用高速信號(hào)分析儀對(duì)串行RapidIO鏈路層電壓驅(qū)動(dòng)幅值、抖動(dòng)總量測(cè)試、確定性抖動(dòng)測(cè)試的分析結(jié)果,圖6是眼圖分析結(jié)果。通過分析結(jié)果可以看出各項(xiàng)指標(biāo)都還有較大的裕量,從眼圖來(lái)看,眼睛張開幅度較大,眼圖較穩(wěn)定,交叉點(diǎn)在幅值的中間,由綜合測(cè)試結(jié)果可知RapidIO鏈路工作穩(wěn)定,性能良好。

圖5 SRIO電氣性能測(cè)試結(jié)果Fig.5 Test result of SDIO electric performance

圖6 SRIO測(cè)試眼圖Fig.6 SRIO test eye-fig

6 結(jié)束語(yǔ)

基于軟件無(wú)線電嵌入式新一代互聯(lián)技術(shù)已經(jīng)將系統(tǒng)由“bus and board”推向“fabric and blade”。多負(fù)載并行總線技術(shù)的確已經(jīng)沒有太多的發(fā)展空間。新一代互連技術(shù)、串行傳輸、Switch Fabric已經(jīng)是大勢(shì)所趨,其中的傳輸可靠性(包括模塊和背板高速信號(hào)完整性設(shè)計(jì)等)、低成本測(cè)試性[7]和系統(tǒng)高速數(shù)據(jù)交換穩(wěn)定性等是嵌入式系統(tǒng)良好運(yùn)行的關(guān)鍵因素。

本文通過多種通用并行和串行總線的比較,論證了RapidIO串行總線是當(dāng)前軟件無(wú)線電嵌入式系統(tǒng)的優(yōu)選總線。同時(shí)在基于RapidIO總線交換網(wǎng)絡(luò)實(shí)的某應(yīng)用項(xiàng)目中,實(shí)現(xiàn)了數(shù)據(jù)的高速實(shí)時(shí)傳輸與交換,具備了硬件平臺(tái)良好的開放性和可擴(kuò)展性以及軟件良好的可重構(gòu)和可升級(jí)性,為RapidIO作為軟件無(wú)線電嵌入式總線進(jìn)行了有效的實(shí)踐。當(dāng)然,要實(shí)現(xiàn)一個(gè)良好的軟件無(wú)線電系統(tǒng),在嵌入式總線高速組網(wǎng)、高穩(wěn)定性、高可靠性、可測(cè)試性和高效傳輸?shù)群芏喾矫孢€有很多技術(shù)難題,還需要花很大精力去不斷完善。

[1]楊小牛,樓才義,徐建良.軟件無(wú)線電技術(shù)與應(yīng)用[M].北京:北京理工大學(xué)出版社,2010.YANG Xiao-niu,LOU Cai-yi,XU Jian-liang.SDR Technology and Application[M].Beijing:Beijing Institute of Technology Press,2010.(in Chinese)

[2]徐俊毅.高速總線競(jìng)爭(zhēng)日趨白熱化[J].電子與電腦,2007(11):37-40.XU Jun-yi.The Competition of High Speed Bus is more and more intense[J].Compotech China,2007(11):37-40.(in Chinese)

[3]黃亞雯,黎想,劉海清,等.基于StarFabric高速總線技術(shù)的研究與應(yīng)用[J].計(jì)算機(jī)工程,2009(1):221-223.HUANG Ya-wen,LI Xiang,LIU Hai-qing,et al.Research on and Application of High-speed BusTechnology Based on StarFabric[J].Computer Engineering,2009(1):221-223.(in Chinese)

[4]張靜.數(shù)字信號(hào)處理模塊中的串行RapidIO設(shè)計(jì)[J].火控雷達(dá)技術(shù),2011,40(1):64-75.ZHANG Jing.Design of Serial RapidIO in Digital Signal Processing Module[J].Fire Control Radar Technology,2011,40(1):64-75.(in Chinese)

[5]黃克武,吳海洲.基于TMS320C6455的高速SRIO接口設(shè)計(jì)[J].電子測(cè)量技術(shù),2008,31(9):143-192.HUANG Ke-wu,WU Hai-zhou.Design of high-speed SRIO interface based on TMS320C6455[J].Electronic Measurement Technology,2008,31(9):143-192.(in Chinese)

[6]Texas Instruments Incorporated.TMS320C645x DSP serial RapidIO user′s guide[EB/OL].[2010-05-12].http://www.ti.com.

[7]Mike Kondrat.PCI高速總線測(cè)試挑戰(zhàn)[J].半導(dǎo)體技術(shù),2004(4):38-39.MikeKondrat.PCI High-speed Bus Test Challenge[J].Semiconductor Technology,2004(4):38-39.(in Chinese)