吳 金 聶衛(wèi)東 常昌遠(yuǎn) 渠 寧， 李 浩，

(1東南大學(xué)無(wú)錫分校，無(wú)錫 214135)

(2江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，無(wú)錫 214122)

(3東南大學(xué)集成電路學(xué)院，南京 210096)

電壓和電流基準(zhǔn)作為高精度靜態(tài)功能電路，在數(shù)?；旌霞呻娐分杏袠O廣泛的應(yīng)用，其性能在很大程度上決定了系統(tǒng)信號(hào)處理與控制的精度水平.然而，現(xiàn)有的一階線性補(bǔ)償帶隙基準(zhǔn)，因其固有的非線性溫度量，其較高的溫度系數(shù)已無(wú)法滿足部分超高精度系統(tǒng)應(yīng)用的需求.在此基礎(chǔ)上發(fā)展起來(lái)的各類高階非線性補(bǔ)償技術(shù)，雖然理論上可將基準(zhǔn)溫度系數(shù)控制在 1 ×10－6/℃以內(nèi)［1-2］，但因工藝漂移與匹配誤差的影響以及低壓低功耗的限制，實(shí)際溫度系數(shù)大于10×10－6/℃且呈現(xiàn)較大的離散性［3-4］.增加輸出修調(diào)控制后，電壓基準(zhǔn)實(shí)際溫度系數(shù)雖略有下降［5-6］，但與仿真結(jié)果相比仍有較大差距.

基準(zhǔn)輸出的電源電壓穩(wěn)定性依賴于電路所采用的自偏置結(jié)構(gòu)，溫度穩(wěn)定性則依賴于高階非線性溫度補(bǔ)償結(jié)構(gòu).高階補(bǔ)償結(jié)構(gòu)中相關(guān)器件參數(shù)隨工藝條件的變化，是導(dǎo)致基準(zhǔn)溫度特性嚴(yán)重退化、基準(zhǔn)輸出一致性與均勻性變差的主要原因，增大了輸出基準(zhǔn)修調(diào)的難度.因此，高階溫度補(bǔ)償不但應(yīng)有最佳的補(bǔ)償效果，同時(shí)還要求具有最簡(jiǎn)單的補(bǔ)償結(jié)構(gòu)，以抑制工藝漂移和工藝誤差對(duì)高精度基準(zhǔn)溫度特性的影響.

在常規(guī)高階非線性補(bǔ)償原理和結(jié)構(gòu)分析的基礎(chǔ)上，基于系統(tǒng)失配控制的高階基準(zhǔn)補(bǔ)償方法，并采用CSMC 0.18 μm CMOS工藝完成了基準(zhǔn)電路的設(shè)計(jì)，給出了電路溫度特性的仿真分析結(jié)果.實(shí)際流片測(cè)試結(jié)果驗(yàn)證了補(bǔ)償方法的有效性，結(jié)合電路結(jié)構(gòu)誤差分析，總結(jié)了高精度基準(zhǔn)電路設(shè)計(jì)的基本原則和方法.

1 基于失配控制的非線性補(bǔ)償方法

基準(zhǔn)高階補(bǔ)償?shù)哪康氖窍鶞?zhǔn)中殘留的非線性量，因此首先簡(jiǎn)要分析一階線性補(bǔ)償基準(zhǔn)中殘存的非線性溫度特性，并根據(jù)非線性補(bǔ)償?shù)幕驹瓌t，提出基于電路系統(tǒng)失配非線性補(bǔ)償控制的新方法與結(jié)構(gòu).

1.1 非線性溫度特性

半導(dǎo)體材料及器件參數(shù)多為溫度敏感的，因此電壓或電流基準(zhǔn)通常只能采用基于正負(fù)固定溫度系數(shù)物理量補(bǔ)償疊加的方式實(shí)現(xiàn).PN結(jié)導(dǎo)通電壓VBE具有近似－2.0～－1.8 mV/℃的固定負(fù)溫度系數(shù);電流相同但面積不同的2個(gè)PN結(jié)，其導(dǎo)通電壓之差ΔVBE∝VT=kT/q，其中k為玻爾茲曼常數(shù)，q為電子電荷量，T為絕對(duì)溫度.熱電壓VT正比于絕對(duì)溫度，其理想條件下的固定正溫度系數(shù)為+0.087 mV/℃.將以上2種溫度系數(shù)相反的電壓進(jìn)行疊加，得到的一階線性基準(zhǔn)為Vref_I=VBE+mVT，其中線性補(bǔ)償系數(shù)m由正負(fù)溫度系數(shù)的比值確定，m≈20～23，因此電壓?；鶞?zhǔn)輸出固定在1.2 V附近.

顯然，VBE中存在的溫度非線性量無(wú)法由線性溫度電壓mVT進(jìn)行補(bǔ)償，因此在Vref_I中必然殘留有非線性溫度量.忽略電路誤差，理想補(bǔ)償條件下的一階線性補(bǔ)償基準(zhǔn)輸出為

式中，Tr為參考溫度;C1g和C2g分別為硅能隙電壓Vg(T)的一階與二階溫度系數(shù).式(1)中的前2項(xiàng)構(gòu)成了理想基準(zhǔn)輸出Vref_0，輸出的非線性電壓量V1NL與V2NL則分別來(lái)源于VBE與Vg中非線性電壓的貢獻(xiàn)［7］，并有

式中，參變量 γ=4－n，α=1－C1R1Tr，其中 －n為載流子遷移率指數(shù)負(fù)溫度系數(shù)，C1R1為電阻一階線性溫度系數(shù).隨摻雜濃度變化，n的取值范圍為0.8～2，采用負(fù)溫度系數(shù)多晶電阻可通過(guò)增加α而使γ－α減小，抑制基準(zhǔn)中的非線性.SMIC 0.13 μm和CSMC 0.5 μm工藝下的γ－α分別為1.30和1.64，即通常有γ－α＞0.若特定工藝存在漂移，同樣可引起γ－α值即基準(zhǔn)中非線性電壓的變化.

由于C2g＜0，當(dāng)γ－α＞0時(shí)溫度特性曲線開(kāi)口向下，在Tr下基準(zhǔn)輸出最大且溫度系數(shù)為零.理論上，只有在γ－α＜0的條件下，才有可能出現(xiàn)開(kāi)口向上的溫度特性曲線.無(wú)論開(kāi)口方向如何，一階線性補(bǔ)償只能在Tr下得到單峰值輸出，調(diào)節(jié)系數(shù)m可獲得對(duì)稱平衡的溫度曲線，最大程度地降低溫度系數(shù);在對(duì)稱平衡條件下，完整溫度范圍內(nèi)基準(zhǔn)變化約為1.6～2.0 mV，對(duì)應(yīng)的溫度系數(shù)為(5～10)×10－6/℃.適當(dāng)微調(diào)m值，基準(zhǔn)溫度特性曲線將由對(duì)稱變?yōu)榉菍?duì)稱型，溫度系數(shù)顯著退化.

1.2 基于失配控制的分段補(bǔ)償方法

根據(jù)式(1)模型，為獲得理想基準(zhǔn)Vref_0輸出，附加的非線性補(bǔ)償電壓VCNL應(yīng)能完全抵消一階線性補(bǔ)償基準(zhǔn)中殘留的全部非線性電壓，即滿足VCNL=－(V1NL+V2NL)的約束條件.對(duì)于基準(zhǔn)中殘留的非線性溫度復(fù)雜的變化特性，難以在整個(gè)溫度范圍內(nèi)找到一個(gè)簡(jiǎn)單補(bǔ)償結(jié)構(gòu)以生成所需的補(bǔ)償電壓.為此，分段補(bǔ)償控制顯示出獨(dú)有的優(yōu)越性［8-10］.為配合分段補(bǔ)償，首先將一階線性補(bǔ)償?shù)睦硐雖值略微降低，使獲得的開(kāi)口向下溫度特性曲線呈現(xiàn)一定的非對(duì)稱性，即高溫段的負(fù)溫度系數(shù)略有增加.此時(shí)，對(duì)附加補(bǔ)償結(jié)構(gòu)的要求僅為在高溫下提供正溫度系數(shù)補(bǔ)償電壓，將此補(bǔ)償量加到非對(duì)稱一階線性基準(zhǔn)中，即可獲得對(duì)稱平衡的“M”形二階補(bǔ)償溫度曲線.顯然，分段補(bǔ)償策略的最大優(yōu)點(diǎn)在于因溫度范圍的壓縮，非線性補(bǔ)償電壓形成的難度降低、補(bǔ)償結(jié)構(gòu)簡(jiǎn)化.由于分段補(bǔ)償依賴于一階線性補(bǔ)償與高階補(bǔ)償?shù)木o密配合，調(diào)節(jié)難度大，更關(guān)鍵的是，當(dāng)工藝發(fā)生漂移時(shí)，補(bǔ)償管參數(shù)隨之漂移，線性與非線性補(bǔ)償失配，使傳統(tǒng)分段補(bǔ)償基準(zhǔn)的工藝穩(wěn)定性難以有效改善.

為避免采用附加補(bǔ)償元件因工藝漂移帶來(lái)的補(bǔ)償誤差，提高基準(zhǔn)的工藝穩(wěn)定性，可通過(guò)器件參數(shù)與電路工作狀態(tài)點(diǎn)的設(shè)置，即利用極性與大小可配置的系統(tǒng)失調(diào)完成高階非線性補(bǔ)償.為使該補(bǔ)償方法有效，必須最大程度地抑制電路中的隨機(jī)失調(diào)和誤差，而大幅降低電路存在的隨機(jī)誤差，只能以犧牲電路面積為代價(jià)，增大元器件尺寸，設(shè)計(jì)嚴(yán)格對(duì)稱匹配的版圖，使電路工作點(diǎn)失配形成的系統(tǒng)失調(diào)占據(jù)主導(dǎo)地位.為避免運(yùn)放隨機(jī)輸入失調(diào)的影響，采用基于電流鏡控制的基準(zhǔn)電路結(jié)構(gòu)，其典型結(jié)構(gòu)如圖1所示.

圖1 2路自偏置基準(zhǔn)結(jié)構(gòu)

當(dāng)自偏置結(jié)構(gòu)中MN0和MN1兩管所在支路電流I0與I1因工作點(diǎn)失配，產(chǎn)生ΔI的絕對(duì)偏差，其相對(duì)偏差 εS=ΔI/I0，則有 I1/I0=1+εS.此時(shí)，在εS?1的條件下，偏置電路通過(guò)電阻R0產(chǎn)生的實(shí)際支路電流為

式中，N為圖1中Q0和Q1兩襯底PNP管發(fā)射區(qū)面積之比.忽略線性電流鏡傳輸電流的誤差以及輸出電流變化對(duì)PN結(jié)導(dǎo)通電壓的影響，偏置電流的變化量傳遞到輸出后，在輸出支路電阻R2上形成的偏差構(gòu)成了高階補(bǔ)償電壓，即

在SPICE模型中對(duì)輸出支路電阻R2采用二階非線性溫度模型，即

式中，C1R2，C2R2為電阻 R2的一階和二階溫度系數(shù)，且 C1R2＜0，C2R2＞0，二者分別在中低溫與中高溫范圍內(nèi)起作用.通常，利用輸出電阻及失配電流I的非線性溫度特性，獲得不同溫度范圍下正、負(fù)溫度系數(shù)的補(bǔ)償量.在I為與溫度無(wú)關(guān)的固定常數(shù)的簡(jiǎn)化條件下，只需通過(guò)I正負(fù)極性控制和大小設(shè)置，同時(shí)結(jié)合電阻的非線性溫度特性，即可獲得在中低、中高溫度范圍內(nèi)有效的不同性質(zhì)的溫度補(bǔ)償量.

實(shí)際條件下I與溫度有關(guān)，I的溫度特性雖然豐富了溫度調(diào)節(jié)的手段，但參數(shù)最優(yōu)點(diǎn)調(diào)節(jié)的難度增加.設(shè)相對(duì)參考溫度Tr的溫度范圍為ΔT=TTr，失配電流的一階溫度系數(shù)為 C1ΔI= ?ΔI/?T，受ΔI與C1ΔI調(diào)制的一階與二階有效溫度范圍分別為

由失配電流經(jīng)電阻轉(zhuǎn)換得到的誤差電壓具有非線性溫度補(bǔ)償特性，即

因此，VCNL可以提供電路在不同溫度范圍內(nèi)高階非線性補(bǔ)償所需的正、負(fù)溫度系數(shù)電壓量.

2 基于失配補(bǔ)償?shù)幕鶞?zhǔn)電路設(shè)計(jì)

2路自偏置結(jié)構(gòu)雖然存在電流失配，但無(wú)法通過(guò)內(nèi)部結(jié)點(diǎn)電位的調(diào)節(jié)自由設(shè)置其極性和強(qiáng)弱，因此無(wú)法用于可控的非線性補(bǔ)償.將2路自偏置擴(kuò)展為3路自偏置結(jié)構(gòu)后，以上問(wèn)題得以解決，由此得到的基于系統(tǒng)失配誤差控制的非線性補(bǔ)償帶隙基準(zhǔn)電路如圖2所示，同時(shí)將普通的PMOS電流鏡改為寬擺幅共源共柵電流鏡以提高偏置電流的傳遞精度.為提高匹配精度，除PMA和PMB兩管構(gòu)成的啟動(dòng)電路外，基準(zhǔn)中的各支路電流全部設(shè)定為相同.這樣，通過(guò)調(diào)節(jié)PM7相對(duì)于PM3管的寬長(zhǎng)比的大小，就可調(diào)節(jié)這2管柵壓的相對(duì)大小，從而造成MN0和MN1兩管漏電壓的失配，進(jìn)而引入2支路的失配電流ΔI，失配電流的極性和大小可以通過(guò)漏電壓的失配精確控制.

圖2 3路自偏置失調(diào)控制基準(zhǔn)電路

根據(jù)失調(diào)電壓可靈活配置的特點(diǎn)，電路參數(shù)的設(shè)計(jì)應(yīng)與總體補(bǔ)償策略相適應(yīng).當(dāng)電路設(shè)定在匹配模式下，即對(duì)應(yīng)結(jié)點(diǎn)電壓匹配使ΔI≈0時(shí)，則在特定的線性補(bǔ)償系數(shù)m0下可獲得近似平衡對(duì)稱且開(kāi)口向下的溫度特性曲線，并作為高階補(bǔ)償調(diào)節(jié)的初始條件.由于m=(R2/R0)lnN，其中N值通常為固定值，R0電阻因決定了偏置支路電流的大小并涉及系統(tǒng)靜態(tài)功耗，一般也為固定值，因此主要依靠調(diào)節(jié)輸出電阻R2控制補(bǔ)償系數(shù)m的大小.當(dāng)初始狀態(tài)確定完成后，繼續(xù)微調(diào)m值將破壞基準(zhǔn)輸出溫度特性的對(duì)稱性，此時(shí)通過(guò)MOS管尺寸參數(shù)失配最終引入電流失配，若電流失配與m值兩者協(xié)同微調(diào)時(shí)，一定存在使基準(zhǔn)溫度系數(shù)最小的狀態(tài).選取高溫分段補(bǔ)償策略可確保獲得以上最佳狀態(tài)，即調(diào)節(jié)m使其略小于平衡模式下的m0，則高溫段負(fù)溫度系數(shù)略強(qiáng)，通過(guò)調(diào)節(jié)PM7管的寬長(zhǎng)比控制失配量，即增強(qiáng)中高溫下的正溫度系數(shù)，最終可獲得近似對(duì)稱的“M”形基準(zhǔn)溫度特性曲線.

失配控制方法補(bǔ)償?shù)玫搅嘶贑SMC 0.18 μm CMOS工藝SPICE電路仿真結(jié)果的驗(yàn)證.圖3(a)為一階線性補(bǔ)償開(kāi)口向下的對(duì)稱式溫度特性曲線，在－40～125℃的溫度范圍內(nèi)，溫度系數(shù)約為4.6×10－6/℃;圖3(b)為二階高溫分段補(bǔ)償?shù)玫降膶?duì)稱式“M”形溫度特性曲線，在相同的溫度范圍內(nèi)溫度系數(shù)降低到1.2×10－6/℃.

圖3 系統(tǒng)失配補(bǔ)償?shù)膸痘鶞?zhǔn)溫度特性

進(jìn)一步的工藝角變化仿真結(jié)果表明，一階線性補(bǔ)償由于相對(duì)較好的狀態(tài)對(duì)稱匹配性，在MOS管、BJT管、電阻的各個(gè)工藝角變化下溫度系數(shù)變化很小，而高階補(bǔ)償由于存在失調(diào)與偏差，導(dǎo)致溫度系數(shù)隨工藝角的變化而產(chǎn)生明顯的退化.工藝對(duì)基準(zhǔn)的影響不僅體現(xiàn)在上述工藝角的變化中，即使工藝角不變，受工藝匹配精度的限制，因器件圖形尺寸參數(shù)、開(kāi)啟電壓偏差引入的MOS管失配、BJT管失配和電阻失配等，同樣可使基準(zhǔn)電路的精度特性退化.各類失配的隨機(jī)性決定了無(wú)法依靠相互間的抵消作用以消除誤差，只能降低各類失調(diào)誤差的絕對(duì)數(shù)值.其中，除增加元器件尺寸面積降低失調(diào)的共性要求外，還需增加MOS管過(guò)驅(qū)動(dòng)電壓以減小閾值電壓失配帶來(lái)的電流鏡傳輸誤差;減小基極串聯(lián)電阻偏差以減小Q管失配.基于以上原則，對(duì)于采用的CSMC 0.18 μm CMOS工藝，各元器件均選取較大尺寸設(shè)計(jì)，其中MOS管最小溝長(zhǎng)均為2 μm，決定偏置支路電流的R0電阻線條寬度取6 μm，所有Q管的最小發(fā)射區(qū)面積為10 μm×10 μm.此外，所有元器件均采用嚴(yán)格對(duì)稱的版圖匹配設(shè)計(jì)，利用冗余結(jié)構(gòu)保證版圖單元的均勻性，以使電路中特定設(shè)計(jì)的系統(tǒng)失調(diào)超出工藝隨機(jī)失調(diào)的作用，實(shí)現(xiàn)接近理想狀態(tài)下的基準(zhǔn)補(bǔ)償特性.

然而，工藝參數(shù)的漂移和元器件的隨機(jī)失配在實(shí)際工藝條件下總是無(wú)法避免的，因此理論上固定模式的補(bǔ)償結(jié)構(gòu)無(wú)法滿足不同芯片的個(gè)性化誤差補(bǔ)償需求，高精度基準(zhǔn)特性的實(shí)現(xiàn)很大程度上依賴輸出修調(diào)控制.其中，對(duì)偏置電阻R0的人為修調(diào)可調(diào)節(jié)靜態(tài)工作點(diǎn)電流，克服工藝漂移的影響，使電路處于具有最小溫度系數(shù)點(diǎn)的工作狀態(tài)和模式，較寬的電阻調(diào)節(jié)范圍有助于抑制工藝漂移變化的影響;其次，對(duì)偏置電阻R0或輸出電阻R2的修調(diào)可控制電阻相對(duì)誤差的極性與數(shù)值，使其與電流鏡產(chǎn)生的誤差完全抵消.實(shí)現(xiàn)電路設(shè)計(jì)所具有的超低溫度系數(shù)需要盡可能地提高電阻修調(diào)的精度.為簡(jiǎn)化修調(diào)結(jié)構(gòu)，本文僅對(duì)輸出電阻R2進(jìn)行修調(diào)控制，利用輸出修調(diào)Pad的選擇性短路方式雙向調(diào)整電阻阻值，其修調(diào)覆蓋相對(duì)范圍達(dá)到±17%，以滿足工藝寬范圍變化的需求.

3 測(cè)試結(jié)果分析

對(duì)本文基于CSMC 0.18 μm CMOS工藝設(shè)計(jì)的基準(zhǔn)電路進(jìn)行了流片驗(yàn)證，圖4為芯片的顯微照片，芯片面積為230 μm ×230 μm.圖5給出了同一基準(zhǔn)電路在不同電壓下溫度特性的測(cè)試結(jié)果，其中在3 V電源電壓下以及－20～120℃的溫度范圍內(nèi)，經(jīng)修調(diào)后基準(zhǔn)最小溫度系數(shù)為6.2×10－6/℃，當(dāng)電源電壓下降或溫度范圍繼續(xù)向低溫范圍擴(kuò)展后，溫度系數(shù)都將有明顯的退化，說(shuō)明電路內(nèi)部工作狀態(tài)點(diǎn)的微小變化確實(shí)對(duì)基準(zhǔn)輸出特性產(chǎn)生了影響.

圖4 芯片顯微照片

圖5 基準(zhǔn)溫度特性曲線測(cè)試結(jié)果

最佳測(cè)試結(jié)果雖然離預(yù)期基準(zhǔn)理想溫度特性仍有一定距離，但理論預(yù)測(cè)的溫度曲線變化規(guī)律在實(shí)測(cè)結(jié)果中得到了初步驗(yàn)證.受測(cè)試儀器內(nèi)阻的影響，基準(zhǔn)輸出的中心值略有降低.電路中各類與工藝相關(guān)的隨機(jī)誤差累加造成的電路失配，是基準(zhǔn)溫度系數(shù)實(shí)測(cè)結(jié)果無(wú)法達(dá)到理想狀態(tài)的根源.

電路中各電流鏡均為1∶1的線性傳輸比，對(duì)電阻比、面積比等比值大于1的傳輸因子則采用基本單元的并聯(lián)結(jié)構(gòu).對(duì)于匹配結(jié)構(gòu)產(chǎn)生的失配，電流鏡相對(duì)誤差為δCM，電阻與Q管的相對(duì)誤差分別為δR和 δQ.工藝漂移產(chǎn)生的電阻誤差為 εR，線性補(bǔ)償系數(shù)偏差為Δm.最差條件下各類偏差失調(diào)極性相同形成誤差的累加輸出，則最大偏差相對(duì)熱電壓的歸一化值近似為

降低輸出偏差只有抑制各元器件的相對(duì)誤差，由于采用基于單元構(gòu)建的對(duì)稱匹配設(shè)計(jì)，則各元件的相對(duì)誤差最終由各自元件基本單元的相對(duì)誤差決定.除與工藝有關(guān)外，基本元器件單元的相對(duì)誤差還與其圖形尺寸面積、工作電壓條件等緊密相關(guān).根據(jù)本文基準(zhǔn)電路采用的參數(shù)與工作條件，參考CSMC 1.0 μm 和0.5 μm CMOS工藝的相關(guān)實(shí)測(cè)數(shù)據(jù)估算，工藝漂移下的偏差為Δm≈0.2，電阻偏差為 εR=20%;失配誤差 δCM≈2.0%，δR≈0.4%，δQ=0.06%.在本文電路的工作條件下，m≈20，Q管面積比N=8，電流鏡誤差是輸出總誤差的最主要來(lái)源，電阻次之，Q管最小并可忽略.以上各類誤差疊加后累積的最大總誤差接近甚至達(dá)到熱電壓VT，即輸出20 mV的偏差相當(dāng)于引入50×10－6/℃的溫度系數(shù)變化，與芯片輸出電壓及溫度系數(shù)偏差的實(shí)際測(cè)試變化范圍相吻合.

若設(shè)計(jì)的電阻修調(diào)范圍略大，在有限修調(diào)Pad數(shù)量的約束下，電阻的修調(diào)精度偏低，而且僅對(duì)輸出電阻修調(diào)無(wú)法調(diào)節(jié)電路的最佳狀態(tài)點(diǎn)，造成基準(zhǔn)電路實(shí)際的溫度性能偏離理想設(shè)計(jì)目標(biāo).因此，電阻修調(diào)范圍與精度控制需折中選擇.

4 結(jié)語(yǔ)

高階非線性補(bǔ)償是實(shí)現(xiàn)高精度基準(zhǔn)的基本方法，由于超低溫度系數(shù)的實(shí)現(xiàn)受工藝漂移和單元匹配誤差的限制，因此對(duì)電路中各類誤差的有效控制成為高精度基準(zhǔn)電路設(shè)計(jì)的關(guān)鍵［10-11］.本文采用的基于系統(tǒng)失配控制的高階補(bǔ)償方法建立在系統(tǒng)失調(diào)極性與大小精確可控的基礎(chǔ)上，相比常規(guī)分段補(bǔ)償方法，消除了補(bǔ)償元件產(chǎn)生的失調(diào)，同時(shí)采用輸出電阻修調(diào)結(jié)構(gòu)進(jìn)一步抑制了工藝漂移與工藝隨機(jī)失配對(duì)高階補(bǔ)償基準(zhǔn)精度的影響.實(shí)驗(yàn)結(jié)果表明，提出的基于失配控制的高溫分段補(bǔ)償方法，適用于對(duì)一階線性基準(zhǔn)中非線性溫度量的補(bǔ)償，在電路精度可控的條件下，采用失調(diào)控制可有效降低輸出基準(zhǔn)的溫度系數(shù).

References)

［1］ Koudounas S，Andreou C M，Georgiou J.A novel CMOS bandgap reference circuit with improved high-order temperature compensation［C］//Proceedings of IEEE International Symposium on Circuits and Systems.Pairs，2010:4073-4076.

［2］ Li Yan，Wu Jin，Huang Zhiqi，et al.A sub-1 ppm/℃high-ordercurvature-compensated bandgap reference［C］//IEEE Asia Pacific Conference on Circuits and Systems.Macao，China，2008:1204-1207.

［3］Ken U，Tetsuya H，Tetsuya A，et al.A 300 nW，15 ppm/℃，20 ppm/V CMOS voltage reference circuit consisting of subthreshold MOSFETs［J］.IEEE Journal of Solid State Circuits，2009，44(7):2047-2054.

［4］ Xing Xinpeng，Li Dongmei，Wang Zhihua.A near-1 V 10 ppm/℃ CMOS bandgap reference with curvature compensation［J］.Journal of Semiconductors，2008，29(1):24-27.

［5］ Leung K N，Mok P K T，Leung C Y.A 2-V 23-μA 5.3-ppm/℃ curvature-compensated CMOS bandgap voltage reference［J］.IEEE Journal of Solid State Circuits，2003，38(3):561-564.

［6］ Guan Xiaokang，Wang Xin，Wang A，et al.A 3 V 110 μW 3.1 ppm/℃ curvature-compensated CMOS bandgap reference［J］.Analog Integrated Circuit and Signal Processing，2010，62(2):113-119.

［7］ Fayomi C J B，Wirth G I，Achigui H F，et al.Sub 1 V CMOS bandgap reference design techniques:a survey［J］.Analog Integrated Circuit and Signal Processing，2010，62(2):141-157.

［8］王紅義，來(lái)新泉，李玉山，等.一種分段線性補(bǔ)償?shù)膸痘鶞?zhǔn)［J］.半導(dǎo)體學(xué)報(bào)，2004，25(7):771-777.Wang Hongyi，Lai Xinquan，Li Yushan，et al.A piecewise-linear compensated bandgap reference［J］.Chinese Journal of Semiconductors，2004，25(7):771-777.(in Chinese)

［9］Li J H，Zhang X B，Yu M Y.A 1.2-V piecewise curvature-corrected bandgap reference in 0.5 μm CMOS process［J］.IEEE Transactions on VLSI System，2010，18(1):1-5.

［10］Lam Y H，Ki W H.CMOS bandgap references with self-biased symmetrically matched current-voltage mirror and extension of sub-1-V design［J］.IEEE Transactions on VLSI Systems，2010，18(6):857-865.

［11］吳志明，楊鵬，呂堅(jiān)，等.非線性補(bǔ)償?shù)牡蜏仄凸腃MOS帶隙基準(zhǔn)源的設(shè)計(jì)［J］.電子科技大學(xué)學(xué)報(bào)，2009，38(1):137-140.Wu Zhiming，Yang Peng，Lü Jian，et al.Design of low temperature drift and low power consumption CMOS bandgap reference with nonlinear compensation［J］.Journal of University of Electronic Science and Technology of China，2009，38(1):137-140.(in Chinese)