方亮亮，胡慶生

(東南大學(xué)射頻與光電集成電路研究所， 南京210096)

隨著集成電路工藝的不斷進(jìn)步，系統(tǒng)芯片的規(guī)模不斷增大，微小的芯片上包含上億支晶體管，使得基于片上系統(tǒng)(SoC)的芯片設(shè)計(jì)將會(huì)非常復(fù)雜，而且傳統(tǒng)的SoC體系結(jié)構(gòu)及其相應(yīng)的設(shè)計(jì)方法在多知識(shí)產(chǎn)權(quán)(IP)核的超復(fù)雜系統(tǒng)中遇到了技術(shù)瓶頸。從2000年開(kāi)始，業(yè)界提出了一種全新的系統(tǒng)芯片設(shè)計(jì)模型—片上網(wǎng)絡(luò)(NoC， Network on Chip)， NoC將計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)移植到芯片設(shè)計(jì)中來(lái)，徹底解決多IP模塊體系結(jié)構(gòu)中的問(wèn)題，是更高層次、更大規(guī)模的片上系統(tǒng)，同時(shí)可提供包括帶寬、延遲、可靠性等在內(nèi)的服務(wù)質(zhì)量。

1 片上網(wǎng)絡(luò)的容錯(cuò)機(jī)制

一個(gè)典型的NoC組成如圖1所示，主要由交換器(Switch)、鏈 路(Link)和 網(wǎng) 絡(luò)接 口(NI， Network Interface)組成，其中網(wǎng)絡(luò)接口負(fù)責(zé)IP核與網(wǎng)絡(luò)的連接，協(xié)調(diào)向/從IP核傳輸包，交換器和鏈路則實(shí)現(xiàn)IP核的連接和通信。

圖1 一個(gè)典型的NoC組成

在NoC提供的服務(wù)質(zhì)量中，通信的可靠性是最重要的方面之一。隨著特征尺寸的縮小，芯片的供電電壓和器件閾值電壓減小，互連線對(duì)串?dāng)_、耦合噪聲、電磁干擾、軟錯(cuò)誤和工藝不穩(wěn)定等深亞微米噪聲源變得日益敏感，從而降低了通信的可靠性。通常，由串?dāng)_、耦合噪聲、電磁干擾等引起的故障，具有隨機(jī)性和瞬時(shí)性，多發(fā)生在鏈路和網(wǎng)絡(luò)接口處。而由于交換節(jié)點(diǎn)失效、鏈路失效等引起的故障，一旦發(fā)生，就會(huì)一直存在，具有永久性，這時(shí)需要為信號(hào)重新選擇路由，繞過(guò)出錯(cuò)的交換器和鏈路。

對(duì)于串?dāng)_、耦合等引起的隨機(jī)性故障，雖然在設(shè)計(jì)階段不能完全避免或消除，但通過(guò)采用容錯(cuò)機(jī)制提高通信的可靠性，可以盡量減小這類故障對(duì)系統(tǒng)性能的影響，不僅如此，容錯(cuò)機(jī)制還可以在很大程度上降低芯片的測(cè)試和驗(yàn)證成本。隨著NoC研究的深入并逐步走向?qū)嶋H應(yīng)用，國(guó)際上已對(duì)NoC的容錯(cuò)設(shè)計(jì)給予了越來(lái)越多的關(guān)注。

美國(guó)Stanford大學(xué)的Srinivasan Murali等人提出的端到端(E-E， End-End)、交換到交換(S-S， Switch-Switch)以及兩者結(jié)合的流量控制機(jī)制[1]，用糾錯(cuò)碼和檢錯(cuò)碼分別實(shí)現(xiàn)前向糾錯(cuò)(FEC)和檢錯(cuò)重傳(ARQ)，并分析了功耗-性能-可靠性的折衷問(wèn)題。

德國(guó)Paderborn大學(xué)和奧地利Innsbruck大學(xué)于2007年提出的一種瞬時(shí)故障的容錯(cuò)機(jī)制[2]，該機(jī)制在包傳輸協(xié)議的端到端請(qǐng)求重傳中加入了包集的概念，通過(guò)應(yīng)答信號(hào)ack提高發(fā)送端的流水性，處理數(shù)據(jù)包出錯(cuò)或丟失。

M.Pirretti等人則采用隨機(jī)通信機(jī)制容錯(cuò)，提出N-冗余隨機(jī)走動(dòng)算法[3]。該算法中只在第一跳采用泛洪機(jī)制，數(shù)據(jù)包的拷貝數(shù)量N是事先定義好的。算法關(guān)鍵在于N的確定，文中利用Markov鏈進(jìn)行隨機(jī)走動(dòng)理論的推導(dǎo)。

本文重點(diǎn)研究在HERMESNoC平臺(tái)上如何實(shí)現(xiàn)有效的容錯(cuò)機(jī)制，并分析實(shí)現(xiàn)的各種容錯(cuò)機(jī)制的面積、延遲和功耗開(kāi)銷。

1.1 HERMESNoC簡(jiǎn)介

HERMES是巴西PUCRS大學(xué)研究開(kāi)發(fā)的基于包交換的NoC平臺(tái)，可以實(shí)現(xiàn)不同的拓?fù)浣Y(jié)構(gòu)、緩沖器深度和路由算法。通過(guò)采用蟲孔交換機(jī)制和XY路由算法， HERMES可實(shí)現(xiàn)OSI的低三層參考模型：在物理層實(shí)現(xiàn)交換器的物理連接接口；鏈路層定義交換器間的數(shù)據(jù)傳輸協(xié)議；交換操作則是在網(wǎng)絡(luò)層實(shí)現(xiàn)的。

圖2所示為一個(gè)3×3的HERMES結(jié)構(gòu)框圖，它由1個(gè)RS232串口Serial， 4個(gè)RISC處理器R8， 4個(gè)容量為1k字的Memory以及9個(gè)交換器Switch組成。Serial數(shù)據(jù)打包后經(jīng)過(guò)交換器與4個(gè)R8處理器及4個(gè)Memory IP核通訊。交換器是HERMES的主要模塊，它由交換控制單元(Control)和5個(gè)I/O端口組成，交換控制單元負(fù)責(zé)將接收的數(shù)據(jù)傳送到正確的輸出信道， 5個(gè)端口中的本地端口通過(guò)網(wǎng)路接口(NI)與IP核通訊，其余端口分別在東南西北四個(gè)方向與相鄰交換器通訊。每個(gè)端口均包含一個(gè)緩沖器(Buffer)。圖3為HERMESNoC的交換器結(jié)構(gòu)。

圖2 3×3網(wǎng)格型HERMES NoC

圖3 HERMESNoC中的交換器

1.2 基于HERMES的容錯(cuò)機(jī)制設(shè)計(jì)

基于HERMESNoC，本文研究了兩種容錯(cuò)機(jī)制：端到端(E-E)和交換到交換(S-S)。所謂E-E就是差錯(cuò)控制只發(fā)生在NI處，中間的路由節(jié)點(diǎn)僅僅負(fù)責(zé)數(shù)據(jù)包的轉(zhuǎn)發(fā)，不進(jìn)行差錯(cuò)控制。而S-S則是在路由的每個(gè)節(jié)點(diǎn)上都進(jìn)行差錯(cuò)控制，其結(jié)果是能夠更好地保證數(shù)據(jù)的正確性，代價(jià)也相對(duì)較高。圖4為E-E型容錯(cuò)機(jī)制，可以看到，差錯(cuò)控制是通過(guò)在交換器的本地接口處增加了一個(gè)編碼器和解碼器實(shí)現(xiàn)的。

圖4 E-E容錯(cuò)機(jī)制

本文對(duì)S-S型容錯(cuò)設(shè)計(jì)了兩種方式，一種為面積節(jié)省型，另一種為低延遲型，如圖5 和圖6所示。圖5中，在每個(gè)交換節(jié)點(diǎn)四個(gè)方向的輸入、輸出接口上，均添加了一個(gè)解碼器和編碼器。這樣，數(shù)據(jù)從IP核發(fā)出后，每到達(dá)一個(gè)交換器，就先進(jìn)行解碼，再進(jìn)行交換。交換之后，若需要繼續(xù)轉(zhuǎn)發(fā)，則重新編碼；否則，通過(guò)本地接口直接送達(dá)目的地。這種方式下，在鏈路中傳輸?shù)臄?shù)據(jù)是經(jīng)過(guò)編碼后的數(shù)據(jù)，由于加入了校驗(yàn)位的緣故，這些數(shù)據(jù)的位寬通常大于原始的信息位；而交換器中傳輸?shù)臄?shù)據(jù)為解碼后的數(shù)據(jù)，因此，交換器的位寬并沒(méi)有增加。

圖5 面積節(jié)省型S-S容錯(cuò)機(jī)制

圖6 低延遲型容錯(cuò)機(jī)制

圖6所示的低延遲型容錯(cuò)機(jī)制中，只在本地NI的接收方向加入了編碼器，其它4個(gè)NI則在接收方向增加了解碼器，發(fā)送方向保持不變。在每個(gè)交換節(jié)點(diǎn)，來(lái)自IP核的數(shù)據(jù)首先通過(guò)編碼器編碼，之后，編碼數(shù)據(jù)(信息位+校驗(yàn)位)被送往交換器進(jìn)行交換和轉(zhuǎn)發(fā)。對(duì)于來(lái)自相鄰交換器的數(shù)據(jù)，則先進(jìn)行解碼，再進(jìn)行交換和轉(zhuǎn)發(fā)。但與面積節(jié)省型不同的是，解碼后，不僅保留信息位，將校驗(yàn)位也保留下來(lái)，并使它與信息位一起參與數(shù)據(jù)的交換和轉(zhuǎn)發(fā)，這樣做，省去了發(fā)送方向的編碼器，但會(huì)使得參與交換的數(shù)據(jù)位寬增加，最終導(dǎo)致交換器面積增大。

下面先分析引入容錯(cuò)機(jī)制所導(dǎo)致的延遲。假定選擇的差錯(cuò)控制碼為c(n， k)，其中，n表示碼長(zhǎng)， k為信息位，m=n-k為校驗(yàn)位。用Tenc、Tdec分別表示編、解碼器的延遲， Nmax表示每個(gè)包片(flit)經(jīng)過(guò)的最大跳數(shù)，由圖4、5和6可知， E-E型引入的延遲為Tenc+Tdec；面積節(jié)省型S-S的延遲為Nmax×(Tenc+Tdec)；低延遲S-S則為Tenc+N×Tdec，可以看到E-E型引起的延遲最小，而面積節(jié)省型S-S引入的延遲最大。

在面積開(kāi)銷方面，采用E-E方式，只需在每個(gè)交換節(jié)點(diǎn)增加1個(gè)編碼器和1個(gè)解碼器，但交換器的數(shù)據(jù)位寬需要增加。面積節(jié)省型S-S需要增加4個(gè)編碼器和解碼器，但交換器的位寬保持不變。低延遲型S-S，則需要增加1個(gè)編碼器和4 個(gè)解碼器，同樣需要增加交換器的位寬。

1.3 差錯(cuò)控制編碼

本文的差錯(cuò)控制采用了FEC和ARQ兩種方式。漢明碼(Hamming)作為一種常見(jiàn)的線性編碼，最小碼距為3，能糾正單個(gè)錯(cuò)誤或者檢測(cè)兩個(gè)錯(cuò)誤，更重要的是它實(shí)現(xiàn)簡(jiǎn)單，因此，常被用于NoC的容錯(cuò)機(jī)制中。另一方面，在深亞微米(DSM)工藝下，相鄰走線間的耦合電容已成為互連線電容的主要部分。資料顯示DSM工藝下，降低總線的串?dāng)_對(duì)于提高數(shù)據(jù)傳輸?shù)目煽啃?、減少信號(hào)的延時(shí)已經(jīng)越來(lái)越重要了。串?dāng)_避免碼(CAC)[4]就是針對(duì)這一問(wèn)題提出的，它可以降低總線最壞情況下的延遲，但并不具備糾錯(cuò)功能。因此，為了提高系統(tǒng)穩(wěn)定性，通常采用CAC碼與差錯(cuò)控制碼相結(jié)合的聯(lián)合編碼。BSC(Boundary Shift Code)[4]和DAP(Duplicate Add Parity)碼[4]正是這類編碼，它們均能糾正一位錯(cuò)碼。然而，這兩種碼編碼后位寬增加很多，例如， 8位數(shù)據(jù)經(jīng)DAP編碼后位寬為17位，使得E-E和低延遲S-S方案中的交換器具有較大的面積開(kāi)銷，因此，它們不適合在E-E和低延遲S-S方案中使用。另外，當(dāng)源節(jié)點(diǎn)和目的節(jié)點(diǎn)相隔很遠(yuǎn)的時(shí)候， E-E方案中也不適合采用ARQ，因?yàn)闀?huì)帶來(lái)較大的延遲。因此，本文采用以下六種容錯(cuò)方案：E-EHamming，低延遲型S-S Hamming，面積節(jié)省型S-S Hamming，面積節(jié)省型S-S DAP和面積節(jié)省型S-SBSC，以上均為糾錯(cuò)型，重傳方案只有一種即面積節(jié)省型S-SARQ Hamming。

1.4 基于HERMES的重傳方案

本文對(duì)5種糾錯(cuò)方案不再贅述，下面重點(diǎn)介紹基于HERMES的重傳方案，其中Hamming碼作為檢錯(cuò)碼使用。如圖7所示，接收端一旦發(fā)現(xiàn)錯(cuò)誤，則產(chǎn)生nack信號(hào)并通過(guò)專門的反饋通道通知發(fā)送端，發(fā)送端則將重傳緩沖器的數(shù)據(jù)重新發(fā)送。該機(jī)制無(wú)需使用應(yīng)答信號(hào)(ack)指示數(shù)據(jù)的正確性，只在錯(cuò)誤發(fā)生后發(fā)送nack信號(hào)報(bào)錯(cuò)，在一定程度上解決了ack信號(hào)大量充斥網(wǎng)絡(luò)的問(wèn)題。

具體工作原理如下：假設(shè)數(shù)據(jù)被劃分為流片(flit)進(jìn)行傳送，首先，到達(dá)發(fā)送節(jié)點(diǎn)的數(shù)據(jù)經(jīng)過(guò)交換器路由到正確的輸出端口后，采用漢明碼編碼，由選擇器選中并輸出到下個(gè)節(jié)點(diǎn)。接收節(jié)點(diǎn)采用漢明檢測(cè)碼檢測(cè)收到的數(shù)據(jù)是否有誤，若有錯(cuò)誤，則產(chǎn)生錯(cuò)誤標(biāo)志error給重傳控制單元，進(jìn)一步產(chǎn)生nack信號(hào)并反饋到發(fā)送節(jié)點(diǎn)。相應(yīng)的發(fā)送節(jié)點(diǎn)收到nack信號(hào)后讀出重傳緩沖器中的數(shù)據(jù)，同時(shí)阻塞交換器中隊(duì)列FIFO繼續(xù)讀數(shù)據(jù)。

圖7 面積節(jié)省型S-SHamming重傳電路結(jié)構(gòu)

下面討論重傳緩沖器的深度和工作原理。根據(jù)HERMESNoC采用的流量控制協(xié)議， 1個(gè)flit傳輸需要2個(gè)時(shí)鐘，而從error標(biāo)志產(chǎn)生到收到nack信號(hào)至少有兩個(gè)時(shí)鐘的延遲，即 傳輸1個(gè)flit的時(shí)間，因此重傳緩沖器至少需要緩存1個(gè)flit，緩沖器的寬度為編碼后位寬。為了保證nack信號(hào)在信道中傳輸?shù)目煽啃裕O(shè)計(jì)中使用能夠保存3個(gè)flit的緩沖器。重傳緩沖器讀寫不能同時(shí)進(jìn)行，當(dāng)nack信號(hào)無(wú)效時(shí)， wr_en有效，寄存1個(gè)flit；當(dāng)nack信號(hào)有效后，緩沖器讀有效，將之前一個(gè)時(shí)鐘寫的數(shù)據(jù)讀出來(lái)。另外，為了防止數(shù)據(jù)在接受過(guò)程中頻繁出錯(cuò)而重傳，在該機(jī)制中加入了最大重傳次數(shù)門檻，當(dāng)同一流片重傳次數(shù)超過(guò)這個(gè)值時(shí)則不再重傳，接收節(jié)點(diǎn)丟棄該flit。

2 實(shí)驗(yàn)結(jié)果及分析

我們對(duì)本文提出的六種容錯(cuò)方案進(jìn)行了仿真。仿真中數(shù)據(jù)的原始位寬為8位，采用hamming編碼后位寬增加到12位， DAP和BSC編碼后位寬為17，表1為六種容錯(cuò)方案的面積和延遲開(kāi)銷，其中Dec代表解碼器， Enc代表編碼器。

表1 六種容錯(cuò)方案的面積和延遲開(kāi)銷

從表1中可以看出， E-E和低延遲S-S容錯(cuò)機(jī)制交換器位寬為碼字寬度(12 bit)，占用的面積較大；E-E方案需要加入編解碼器各一個(gè)，低延遲S-S需要加入4個(gè)解碼器和1個(gè)編碼器，面積節(jié)省型S-S需要加入編解碼器各4個(gè)；而面積節(jié)省型S-SARQ方案中， Hamming檢測(cè)電路比糾錯(cuò)碼電路簡(jiǎn)單，另外需要加入12 bit×3的重傳緩沖器。

延遲方面，加入編解碼器引入的額外延遲在1.2節(jié)中已討論。 ARQ方案另外需要加入控制邏輯以及重傳出錯(cuò)數(shù)據(jù)引入的額外延遲，因此，重傳機(jī)制的延遲稍大。

根據(jù)上述容錯(cuò)機(jī)制設(shè)計(jì)方案，在HERMESNoC上搭建容錯(cuò)模型，設(shè)計(jì)采用VHDL語(yǔ)言，并用Modelsim進(jìn)行仿真。圖8為面積節(jié)省型S-SHamming FEC模式下兩個(gè)節(jié)點(diǎn)nm0和nm2的仿真波形，圖中cordet=' 1'表明電路工作在FEC模式。 data_out(3)為nm0節(jié)點(diǎn)編碼器enc4 的輸入， 編碼器的輸出為hamout。編碼數(shù)據(jù)在鏈路上發(fā)生錯(cuò)誤由H01C變成H05C，但經(jīng)過(guò)nm2節(jié)點(diǎn)的解碼器后，數(shù)據(jù)被糾錯(cuò)，恢復(fù)成原來(lái)的H01，這個(gè)數(shù)據(jù)最終傳輸?shù)絥m2的本地端口data_out(4)。這樣就達(dá)到了數(shù)據(jù)糾錯(cuò)的目的。

圖8 面積節(jié)省型S-SHamm ing FEC電路仿真

圖9為面積節(jié)省型S-SHamming ARQ模式下的電路仿真波形，此時(shí)， cordet=' 0'。同樣考慮兩個(gè)發(fā)送節(jié)點(diǎn)nm0和接收nm2， reg4為重傳緩沖器。假設(shè)數(shù)據(jù)在兩者鏈路之間出現(xiàn)了兩bit的錯(cuò)誤，由H12C變?yōu)镠14C，這時(shí)， errror信號(hào)置高，控制重傳控制單元產(chǎn)生nack信號(hào)。nack信號(hào)一旦有效，即阻止節(jié)點(diǎn)nm0繼續(xù)向外傳出數(shù)據(jù)，使得交換器輸出數(shù)據(jù)保持不變。并將剛剛存儲(chǔ)在重傳緩沖器中的數(shù)據(jù)(data信號(hào))H12C通過(guò)選擇器讀出傳到節(jié)點(diǎn)nm2。節(jié)點(diǎn)nm2將接收的錯(cuò)誤數(shù)據(jù)和重傳的新數(shù)據(jù)一同傳輸送入緩沖器，通過(guò)指針操作將先前寫入的錯(cuò)誤數(shù)據(jù)H14C用H12C覆蓋，這樣進(jìn)入到交換器的即為正確的數(shù)據(jù)。

圖9 面積節(jié)省型S-SHamm ing ARQ電路仿真

我們還采用SMIC 130nm的工藝，用綜合工具Design Compiler對(duì)電路進(jìn)行了綜合， 電源電壓1.2 V，仿真的時(shí)鐘周期為3 ns。表2給出了綜合后的面積和功耗開(kāi)銷。

表2 六種方案面積開(kāi)銷的綜合結(jié)果

從表2可以看出， Hamming， DAP和BSC這三種碼的編解碼器的面積和功耗均遠(yuǎn)遠(yuǎn)小于交換器的面積和功耗。低延遲S-S或E-E方案中，由于交換器的位寬為12bit，面積開(kāi)銷比較大，而面積節(jié)省型S-S交換器的面積沒(méi)有增加。因此在編解碼器耗資源比較少的情況下，面積節(jié)省型比低延遲S-S更節(jié)省開(kāi)銷。對(duì)于Hamming、DAP、BSC三種碼型，做糾錯(cuò)碼時(shí)， DAP碼面積開(kāi)銷最小， Hamming碼最大。當(dāng)Hamming碼檢錯(cuò)時(shí)，面積開(kāi)銷依然比DAP碼大。因此DAP相對(duì)于Hamming、BSC性能更優(yōu)。但采用重傳卻能保證片上網(wǎng)絡(luò)在出錯(cuò)數(shù)量比較高的情況下依然保持良好的容錯(cuò)性能。

3 結(jié)術(shù)語(yǔ)

本文首先介紹了當(dāng)前片上網(wǎng)絡(luò)常見(jiàn)的容錯(cuò)機(jī)制，并給出了基于HERMESNoC具有容錯(cuò)功能的容錯(cuò)路由器；并采取Hamming、DAP、BSC三種碼型實(shí)現(xiàn)FEC和ARQ容錯(cuò)機(jī)制；最后對(duì)各種方案用Synopsys公司的Design Compiler對(duì)幾種方案進(jìn)行了綜合，分析面積和功耗開(kāi)銷。結(jié)論得出面積節(jié)省型比低延遲S-S更節(jié)省開(kāi)銷， DAP碼面積和功耗開(kāi)銷最小，然而重傳卻具有更好的容錯(cuò)性能。因此需要合理選擇以更好滿足芯片性能和功耗折衷。本文采用簡(jiǎn)單的碼型在HERMES上搭建出FEC和ARQ容錯(cuò)模型。為了更進(jìn)一步研究容錯(cuò)機(jī)制，需要尋找更復(fù)雜更有效的碼型和重傳機(jī)制并應(yīng)用于HERMES。

[ 1] MuraliS， Theocharides T， Vijaykrishnan N.Analysisof Error Recovery Schemes for Networks on Chips[ J] .IEEE Design＆Test of Computers， 2005：434-442.

[ 2] Muhammad Ali， MichaelWelzl， Sven Hessler.A Fault Tolerant Mechanism for Handling Permanent and Transient Failures in a Network on Chip[ C] //Fourth International Conference on Information Technology(ITNG'07)， IEEE， Apr， 2007：1027-1032.

[ 3] Pirretti M， Link G M， Brooks R R.Fault Tolerant Algorithms for Network-on-Chip Interconnect[ C] //Proceedings of IEEE International Annual Symposium on VLSI， Lafayette， LA， 2004：46-51.

[ 4] Srinivasa R， Sridhara， Naresh R， Shanbhag.Coding for System-on-Chip Networks：AUnified Framework[J] .IEEETransactionson Very Large Scale Integration(VLSI)Systems， 2005， 13(6)：655-667.

[ 5] Daniele Rossi， Paolo Angelini， Cecilia Metra.Configurable Error Control Scheme for NoC Signal Integrity[ J] .IOLTS 07：43-48.

[ 6] Marculescu R.Networks-On-Chip：The Quest for On-Chip Fault-Tolerant Communication[ C] //Proc.IEEE Computer Soc.Ann.Symp.VLSI， IEEE Press， 2003：8-12.

[ 7] Zimmer H， Jantsch A.A Fault Model Notation and Error-Control Scheme for Switch-to-Switch Buses in a Network-on-Chip[ C] //Proc.1st Int' l Conf.Hardware/Software Codesign and System Synthesis(CODES 03)， IEEE Press， 2003：188-193.Volume 24， Issue 6， June 2005：818-831.

[ 8] Vellanki P， Banerjee N， Chatha K S.Quality-of-Serviceand Error Control Techniques for Network-on-Chip Architectures[C] //Proc.14th Great Lakes Symp.VLSI， ACM Press， 2004：45-50.

[ 9] Dongkook Park， Chrysostomos Nicopoulos.Exploring Fault-Tolerant Network-on-Chip Architectures[ C] //IEEE Proc.of 2006 Int'l Conf.on Dependable Systems and Networks， 2006：93-104.

[ 10] Ganguly A， Partha Pratim Pande， BelzerB Grecu C.Addressing Signal Integrity in Networks on Chip Interconnects through Crosstalk-Aware Double Error Correction Coding[ C] //VLSI，2007.ISVLSI'07.IEEE Computer Society Annual Symposium on 9-11 March 2007：317-324.

[ 11] 張磊，李華偉，李曉維.用于片上網(wǎng)絡(luò)的容錯(cuò)通信算法[ J] .計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào)， 2007， 19(4)：508-514.