張家田 王 華 嚴(yán)正國

西安石油大學(xué) 光電油氣測井與檢測教育部重點(diǎn)實(shí)驗(yàn)室 （陜西 西安 710065)

基于AD9834的簡易信號源設(shè)計(jì)*

張家田 王 華 嚴(yán)正國

西安石油大學(xué) 光電油氣測井與檢測教育部重點(diǎn)實(shí)驗(yàn)室 （陜西 西安 710065)

采用模擬電路設(shè)計(jì)的信號源存在頻率精度不高、調(diào)試與維修不方便以及直接升級困難等缺點(diǎn)。為了克服這些缺點(diǎn),提出利用直接數(shù)字頻率合成技術(shù)（AD9834）產(chǎn)生要求的正弦測井激勵(lì)信號,利用小功率低壓器件的串聯(lián)實(shí)現(xiàn)信號的大功率大電壓輸出,利用電源跟蹤技術(shù)在一定程度上降低功率器件的損耗,提高電路的工作效率。實(shí)驗(yàn)結(jié)果表明,信號源輸出頻率1～15 Hz,頻率分辨率為0.004 Hz。

直接數(shù)字頻率合成 功率放大 超低頻信號源

目前使用的信號源大都是由運(yùn)算放大器及其電子元器件如電容、電感及電阻組成的振蕩電路產(chǎn)生,這些信號源電路存在結(jié)構(gòu)復(fù)雜、參數(shù)固定、調(diào)試和維修比較困難以及頻率精度不高等缺點(diǎn)[1]。直接數(shù)字頻率合成技術(shù) (Direction Digital Frequency Synthesis Technology,即DDS或DDFS)有相對帶寬、頻率轉(zhuǎn)換時(shí)間快、相位連續(xù)性好及頻率分辨率高等優(yōu)點(diǎn)[2]。將DDS用于信號源的產(chǎn)生,不僅比傳統(tǒng)振蕩電路有更短的頻率穩(wěn)定時(shí)間和更高的頻率分辨率,還可以實(shí)現(xiàn)信號源電路設(shè)計(jì)的軟件化[3,4]。

基于DDS技術(shù)的信號源設(shè)計(jì)方案

信號源方案設(shè)計(jì)如圖1所示。該方案主要由電源模塊、液晶顯示模塊、鍵盤輸入模塊、外部通信模塊、單片機(jī)控制模塊、信號產(chǎn)生模塊（DDS模塊）、信號調(diào)理模塊等部分組成。其中液晶顯示模塊顯示信號源產(chǎn)生的波形、信號頻率、信號幅度等參數(shù)；鍵盤輸入模塊可以手動輸入待產(chǎn)生信號的頻率、幅度以及波形等控制指令；外部通信模塊與PC機(jī)連接，使得單片機(jī)可以接受PC機(jī)的控制，實(shí)時(shí)改變控制參數(shù)；單片機(jī)控制模塊是整個(gè)信號源的控制中心，控制液晶顯示模塊、鍵盤輸入模塊、外部通信模塊以及信號產(chǎn)生模塊；信號產(chǎn)生模塊接受單片機(jī)控制模塊的指令，改變輸出信號的波形、頻率、輸出幅度等；信號調(diào)理模塊對產(chǎn)生的信號進(jìn)行濾波、放大等處理，完成信號的輸出。

信號產(chǎn)生原理及DDS技術(shù)

DDS的基本原理是利用采樣定理,通過查表的方法產(chǎn)生波形。它以全數(shù)字技術(shù),從相位概念出發(fā)直接合成所需信號。DDS系統(tǒng)電路結(jié)構(gòu)由相位累加器、波形數(shù)據(jù)存儲器、D/A轉(zhuǎn)換器和低通濾波器組成,如圖2所示。通過軟件直接更改頻率控制字K就可以改變信號源的頻率,且能達(dá)到很高的頻率分辨率;更改波形EPROM數(shù)據(jù)表的數(shù)據(jù)就能夠產(chǎn)生不同類型的波形。因此,在設(shè)計(jì)信號源時(shí),無需變動電路結(jié)構(gòu),只是通過設(shè)計(jì)不同的程序或更改不同的參數(shù)來實(shí)現(xiàn)。從而達(dá)到信號源設(shè)計(jì)軟件化的目的。

相位累加器由1個(gè)N位加法器與1個(gè)N位累加寄存器組成。對于每輸入一個(gè)基準(zhǔn)時(shí)鐘Fs，加法器將頻率控制字K與累加器饋入的相位數(shù)據(jù)相加，然后把相加后的結(jié)果送至累加寄存器的輸入端。累加寄存器將加法器在上一個(gè)Fs作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)Fs作用時(shí)繼續(xù)與頻率控制字相加[5]。這樣,相位累加器就可以不斷地對頻率控制字進(jìn)行線性相加。同時(shí)相位累加器輸出需要合成的相位信息,作為讀波形數(shù)據(jù)存儲器的地址。累加器的溢出頻率,就是信號的頻率。信號輸出頻率通過式（1）得到。

式中，F(xiàn)S為基準(zhǔn)時(shí)鐘,由振蕩穩(wěn)定的晶振產(chǎn)生；N為累加器位數(shù)；K為頻率控制字。根據(jù)采樣定理和實(shí)際應(yīng)用情況,需要產(chǎn)生的信號頻率不大于1/3FS?？梢钥闯?，在FS固定的情況下,可以通過改變K的值來改變輸出頻率的大小。累加器位數(shù)N決定了輸出信號的頻率分辨率。以FS=14.318MHz、N=32為例，則最小的頻率分辨率為

相位累加器的結(jié)構(gòu)如圖3所示。

波形數(shù)據(jù)存儲器存儲了一個(gè)周期內(nèi)的波形抽樣數(shù)據(jù),數(shù)據(jù)量的大小,取決采樣的點(diǎn)數(shù)。一個(gè)周期正弦波信號如下:

采樣點(diǎn)數(shù)為64,將這些數(shù)據(jù)編譯后寫入EPROM中。相位累加器的輸出作為EPROM的尋址數(shù)據(jù),經(jīng)過查表,完成相位到幅度的轉(zhuǎn)換。從EPROM中讀出的二進(jìn)制數(shù)據(jù),經(jīng)過D/A與低通濾波器,便得到所需要的正弦波信號。

1 DDS技術(shù)特點(diǎn)[6]

（1）高頻率分辨率和相位分辨率。頻率分辨率的高低與相位累加器、參考時(shí)鐘頻率有關(guān),只要相位累加器的位數(shù)足夠長,參考時(shí)鐘頻率合適,可以達(dá)到較高的頻率分辨率。

（2）寬頻率范圍。根據(jù)采樣定理,理論上DDS輸出頻率范圍為0～0.5fc，其中fc是參考時(shí)鐘頻率。但實(shí)際上工程中可實(shí)現(xiàn)的DDS輸出頻率的上限為0.4fc。對于該設(shè)計(jì)來說,需要產(chǎn)生較低頻率的信號,DDS可以完全滿足。

（3）頻率穩(wěn)定度。DDS輸出頻率穩(wěn)定度分為長期頻率穩(wěn)定度和短期頻率穩(wěn)定度。長期頻率穩(wěn)定度是指信號在規(guī)定外界條件下,在一定的時(shí)間(年、月、日)內(nèi)工作頻率的相對變化,它與所選用的參考源的長期頻率穩(wěn)定度相同。短期頻率穩(wěn)定度主要指各種隨機(jī)噪聲造成的瞬時(shí)頻率或相位起伏,即相位噪聲。為提高輸出信號的頻率穩(wěn)定度,設(shè)計(jì)從以下方面考慮:首先DDS參考時(shí)鐘源選用頻率穩(wěn)定度高的溫補(bǔ)晶振或恒溫晶振,選擇性能優(yōu)良的DDS芯片,其次增加電路的抗干擾設(shè)計(jì)等,從而在一定的程度上減少相位噪聲,提高短期頻率穩(wěn)定度。

2 DDS設(shè)計(jì)模塊

DDS模塊設(shè)計(jì)框圖（圖4）。該模塊主要完成控制命令接收、正弦信號生成、濾除信號噪聲、信號輸出放大等功能。該設(shè)計(jì)控制芯片采用C8051F020高性能8 bit單片機(jī),DDS芯片采用AD公司生產(chǎn)的高性能AD9834DDS集成芯片。單片機(jī)與DDS采用SPI三總線接口,即串行時(shí)鐘 (SCLK)、串行同步(FSYNC)以及數(shù)據(jù)（SDATA）三總線[7]。 AD9834 直接數(shù)字頻率合成器是一款高性能、低功耗DDS芯片,內(nèi)部集成10 bit的DAC、比較器等,能夠產(chǎn)生高性能正弦波形、三角波形以及方波信號。為了產(chǎn)生高頻率穩(wěn)定度的信號,DDS采用恒溫晶振,恒溫晶振的穩(wěn)定度在10～8量級以上,電路采用抗干擾設(shè)計(jì),最大程度保證輸出信號的頻率穩(wěn)定度。差分放大作用是將DDS輸出的信號轉(zhuǎn)換成單端輸出,抵消輸出信號的直流成分;低通濾波器實(shí)現(xiàn)對輸出信號的濾波,濾除高頻成分,該設(shè)計(jì)設(shè)置低通濾波器的截止頻率為20 Hz。

AD9834的應(yīng)用主要通過DSP的SPI口進(jìn)行數(shù)據(jù)的寫入。用戶只要將數(shù)據(jù)寫入控制寄存器即可?？刂萍拇嫫魑还δ苋绫?所示。

其中DB15、DB14為標(biāo)志位，當(dāng)DB15DB14=00時(shí)為控制寄存器，其它值時(shí)為選擇頻率寄存器或相位寄存器；DB13（B28）為配置數(shù)據(jù)寫入的方式位；DB12（HLB）為控制寫入寄存器的數(shù)據(jù)是低14位或高 14 位，和 DB13（B28）配合使用；DB11（FEL）為頻率寄存器選擇位，與DB9（PIN/SW）、管腳FSELECT配合使用；DB10（PSEL）為相位寄存器選擇位，與DB9（PIN/SW）、管腳 PSELECT 配合使用；DB8（RESET）為復(fù)位位，與 DB9（PIN/SW）、管腳 RESET 配合使用；DB7（SLEEP1）為控制內(nèi)部時(shí)鐘位；DB6（SLEEP12） 為控制 D/A轉(zhuǎn)換器電源位；DB5（OPBITEN）為控制方波輸出位；DB4（SIGN/PIB）為控制內(nèi)部比較器位；DB3（DIV2）為控制方波輸出位；DB2為保留位必須設(shè)置為0；DB1（MODE）為控制輸出波形位；DB0為保留位，必須設(shè)置為0。

3 DDS程序設(shè)計(jì)

表1 AD9834控制寄存器

AD9834相位累加器為28位，當(dāng)選擇晶振頻率為 1MHz時(shí)，輸出信號的頻率分辨率為：0.004Hz，減小晶振頻率還可以進(jìn)一步提高頻率分辨率。以下以頻率設(shè)置為例說明 DDS程序設(shè)計(jì)，程序設(shè)計(jì)共分為4個(gè)步驟：①計(jì)算要寫入頻率寄存器的值；②AD9834的初始化，復(fù)位器件內(nèi)部寄存器；③寫數(shù)據(jù)到控制寄存器，設(shè)置寫入數(shù)據(jù)的方式，寫數(shù)據(jù)到選擇的頻率寄存器；④選擇輸出信號的頻率數(shù)據(jù)源，AD9834共兩個(gè)頻率寄存器，用戶可以指定輸出的數(shù)據(jù)源。具體DDS程序設(shè)計(jì)流程如圖5所示。

實(shí)驗(yàn)結(jié)果

該信號源通過室內(nèi)模擬試驗(yàn)裝置測試，結(jié)果表明，信號源輸出正弦頻率1～15Hz,頻率分辨率為0.004Hz，頻率穩(wěn)定度為±5×10～6/1h，輸出電壓范圍為±300V，輸出電流≤6A，輸出功率為900W。通過模擬井實(shí)驗(yàn)，信號源指標(biāo)能滿足3 000m測井電纜的測井實(shí)驗(yàn)要求。

結(jié) 論

針對過套管電阻率測井技術(shù)的特點(diǎn)，提出利用直接數(shù)字頻率合成技術(shù)產(chǎn)生要求的正弦測井激勵(lì)信號，利用小功率低壓器件的串聯(lián)連接實(shí)現(xiàn)信號的大功率大電壓輸出，利用電源跟蹤技術(shù)在一定程度上降低功率器件的損耗，提高電路的工作效率。該信號源是過套管電阻率測井模型機(jī)地面系統(tǒng)的一部分，已成功用于過套管電阻率測井技術(shù)的研究中，取得較好的試驗(yàn)效果。

[1]中國石油天然氣集團(tuán)公司測井重點(diǎn)實(shí)驗(yàn)室.測井新技術(shù)培訓(xùn)教材[M].北京:石油工業(yè)出版社，2004.

[2]吳銀川，張家田，嚴(yán)正國.過套管地層電阻率測井技術(shù)綜述[J].石油儀器，2006，20(5):1-5.

[3]王國慶，郭文廣，陳文武.過套管電阻率測井?dāng)?shù)據(jù)處理及其在油氣層評價(jià)中的應(yīng)用[J].測井技術(shù)，2007，31(4):335-341.

[4]董軍剛，蔡振江.基于DDS技術(shù)的智能信號發(fā)生器的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2007，4(2):298-301.

[5]Singer B Sh,Fanini O，Strack K M，Tabarovsky L A， Zhang X.Measurement of Formation Resistivity Through Steel Casing[C]∥SPE 30628，1995.

[6]劉光輝.并行DDS頻率源技術(shù)研究[D].成都:電子科技大學(xué)，2002.

[7]高吉祥.數(shù)字電子技術(shù)[M].北京:高等教育出版社，2003.

The signal source designed by the analogue circuit has some defects like the low accuracy of frequency,the inconvenience in debugging and maintaining,the difficulty of direct upgrade and so on.In order to overcome these shortcomings,it is proposed that the direct digital frequency syntheses technique (AD9834)should be applied to the production of the required sine logging exciting signals.It is also suggested that series devices of low power and voltage are used to the output of signals with high power and high voltage,and that power tracking technique should be adopted so as to lower the wastage of power devices and improve the working efficiency of circuit to some degree.The result of experiment shows that the output frequency of signal source is 1～15 Hz,and the frequency resolution is 0.004Hz.

the direct digital frequency syntheses;power amplification;ultra-low frequency signal source

??萍

2010-04-06

陜西省自然科學(xué)基金(2007D01)；西安石油大學(xué)創(chuàng)新基金（YS28030533）