關(guān)鍵詞：FPGA；渦流信號(hào)；阻抗分解中圖分類號(hào)：TP274；TN741 文獻(xiàn)標(biāo)識(shí)碼：A

0 引言

隨著國家對(duì)工業(yè)發(fā)展的需求越來越大，渦流檢測(cè)技術(shù)發(fā)展也越來越快。其具有非接觸、靈敏度高、檢測(cè)速度快等優(yōu)點(diǎn)，是工業(yè)無損檢測(cè)中的主要檢測(cè)手段。在渦流檢測(cè)系統(tǒng)中，提取檢測(cè)信號(hào)中的缺陷信號(hào)是最主要的步驟。目前，市面上大部分渦流檢測(cè)系統(tǒng)和設(shè)備主要利用阻抗分解的原理進(jìn)行設(shè)計(jì)。因此，研究渦流信號(hào)的阻抗分解方法具有非常重要的意義。傳統(tǒng)的渦流信號(hào)阻抗分解方法主要采用硬件電路進(jìn)行處理，即通過搭建模擬電路以實(shí)現(xiàn)渦流模擬信號(hào)的處理。這種方法不僅具有硬件電路系統(tǒng)復(fù)雜、調(diào)試難度大、系統(tǒng)通用性和穩(wěn)定性差等不足，而且渦流信號(hào)容易受噪聲信號(hào)的干擾，檢測(cè)信號(hào)質(zhì)量差，測(cè)量精度較低。隨著計(jì)算機(jī)技術(shù)和數(shù)字處理系統(tǒng)的發(fā)展，數(shù)字化發(fā)展成為一種趨勢(shì)。其中，采用大規(guī)模現(xiàn)場(chǎng)可編程邏輯門陣列（field programmablegate array，F(xiàn)PGA）技術(shù)可以實(shí)現(xiàn)渦流信號(hào)阻抗分解的數(shù)字化處理，其具有設(shè)計(jì)靈活、適應(yīng)性強(qiáng)、模塊化移植簡(jiǎn)單等高性能數(shù)字處理的特點(diǎn)。采用先進(jìn)的數(shù)字處理方法實(shí)現(xiàn)渦流信號(hào)的阻抗分解成為一種可能。

1 渦流信號(hào)阻抗分解的原理

渦流檢測(cè)技術(shù)是利用檢測(cè)線圈來拾取被檢工件表面的渦流信號(hào)變化，通過對(duì)渦流信號(hào)進(jìn)行阻抗分解來反映被檢工件表面阻抗的變化，從而反演出工件表面是否存在缺陷以及缺陷的大小和性質(zhì)[1]。因此阻抗分解是渦流信號(hào)處理的關(guān)鍵環(huán)節(jié)。圖1 為阻抗分解示意圖，阻抗分解的原理是將檢測(cè)線圈拾取的渦流信號(hào)進(jìn)行正交分解，分別得到渦流信號(hào)的實(shí)部（電阻分量R）和虛部（感抗分量X），從而實(shí)現(xiàn)渦流信號(hào)的阻抗分解。

3 數(shù)字相敏檢波器的設(shè)計(jì)與實(shí)現(xiàn)

本文主要利用FPGA 技術(shù)設(shè)計(jì)兩個(gè)產(chǎn)生正交參考信號(hào)的DDS 來實(shí)現(xiàn)數(shù)字相敏檢波處理[3-4]。將標(biāo)準(zhǔn)正弦波幅度數(shù)據(jù)存儲(chǔ)在FPGA 的只讀存儲(chǔ)器（read only memory，ROM）中。通過輸入不同頻率對(duì)應(yīng)的頻率控制字做累加算法，將結(jié)果作為ROM的查詢地址，即可輸出正交參考信號(hào)幅值。圖4 為FPGA 邏輯分析儀抓取的正交參考信號(hào)。

將正交參考信號(hào)幅值與A/D 模數(shù)轉(zhuǎn)換器得到的渦流感應(yīng)信號(hào)進(jìn)行相乘，即可實(shí)現(xiàn)數(shù)字相敏檢波處理。本文采用FPGA 自帶的乘法器IP 核實(shí)現(xiàn)乘法運(yùn)算。

4 數(shù)字低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)

式（6）和式（7）相乘后的結(jié)果中含有一個(gè)倍頻的高頻分量，可以使用數(shù)字低通濾波器來去除這個(gè)分量[5-6]。假設(shè)渦流激勵(lì)信號(hào)頻率為1000 kHz，則其倍頻分量為2000 kHz，因此需要設(shè)計(jì)一個(gè)截止頻率為 1000 kHz 的低通濾波器濾除倍頻高頻分量。本文使用MATLAB 工具，設(shè)計(jì)數(shù)字低通濾波器，采用Hamming 窗函數(shù)法來實(shí)現(xiàn)數(shù)字低通濾波器參數(shù)計(jì)算，得到階數(shù)為31 階的低通濾波器模型。使用MATLAB 工具對(duì)該數(shù)字低通濾波器模型進(jìn)行幅頻響應(yīng)分析，如圖5 所示。

將該數(shù)字低通濾波器模型系數(shù)輸入FPGA 低通濾波器的代碼中，實(shí)現(xiàn)數(shù)字低通濾波功能，完成渦流數(shù)字阻抗分解的重要環(huán)節(jié)。

5 渦流信號(hào)數(shù)字阻抗分解實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證渦流信號(hào)數(shù)字阻抗分解的有效性，將該設(shè)計(jì)方案的渦流檢測(cè)系統(tǒng)激勵(lì)信號(hào)頻率設(shè)置為500 kHz， 發(fā)射擋位為 3擋， 前置放大增益為12dB，以 0.2m/s 的速度檢測(cè)不銹鋼鋼板試塊上寬為0.2 mm， 長為20mm， 深分別為0.2mm、0.5mm、1mm 的缺陷。經(jīng)過系統(tǒng)軟件處理，將阻抗分解后的數(shù)據(jù)波形顯示在笛卡爾坐標(biāo)系上并且以阻抗信號(hào)的形式表示[7]。根據(jù)實(shí)部和虛部的變化，顯示檢測(cè)線圈渦流阻抗信號(hào)變化。渦流阻抗信號(hào)如圖6 所示，阻抗信號(hào)幅值大小與裂紋大小呈正相關(guān)，實(shí)現(xiàn)了渦流信號(hào)的阻抗分析，達(dá)到預(yù)期設(shè)計(jì)效果。

6 結(jié)論

本文在闡述渦流信號(hào)阻抗分解原理的基礎(chǔ)上，詳細(xì)地介紹和分析了基于FPGA 技術(shù)的渦流信號(hào)數(shù)字阻抗分解系統(tǒng)的設(shè)計(jì)步驟和實(shí)現(xiàn)方式，并利用實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)方法的有效性，具有良好的實(shí)用價(jià)值。