楊楚瑋，張梅娟，沈 慶

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214035）

0 引言

隨著固態(tài)硬盤(Solid State Disk,SSD)小型化、高性能、高穩(wěn)定性的要求越來(lái)越高，在確保安全穩(wěn)定的前提下，提高集成度有利于存儲(chǔ)系統(tǒng)體積的縮小和功耗的降低。然而，傳統(tǒng)SSD 設(shè)計(jì)采用分離式設(shè)計(jì)方式，在PCB板級(jí)上多個(gè)芯片進(jìn)行組合，各類元器件使得PCB 板卡面積龐大，且存在較嚴(yán)重的功耗和散熱問(wèn)題[1-3]。

SiP 技術(shù)可將SSD 控制單元、NAND 顆粒、電源管理等器件集成在一顆芯片上，達(dá)到降低存儲(chǔ)系統(tǒng)體積的目的[4-6]。芯片間走線長(zhǎng)度的減少能夠降低高速讀寫信號(hào)的傳輸延遲和寄生效應(yīng)[7]，提高存儲(chǔ)系統(tǒng)的傳輸性能及穩(wěn)定性[8]。在產(chǎn)品應(yīng)用方面，由于各類芯片管腳數(shù)和占用面積的降低，大幅降低了硬件設(shè)計(jì)的難度和風(fēng)險(xiǎn)。

針對(duì)傳統(tǒng)SSD 分離式設(shè)計(jì)方式需要改善的問(wèn)題，本文通過(guò)SiP 封裝技術(shù)將SSD 控制單元、NAND 顆粒、SPI Flash 顆粒、電源管理等關(guān)鍵元器件集成在同一顆芯片內(nèi)部的方式，實(shí)現(xiàn)和優(yōu)化了存儲(chǔ)系統(tǒng)。通過(guò)系統(tǒng)驗(yàn)證保證了設(shè)計(jì)的可靠性和正確性[9]。同時(shí)，通過(guò)SiP 存儲(chǔ)系統(tǒng)和分離式存儲(chǔ)系統(tǒng)的對(duì)比實(shí)現(xiàn)，獲取了SiP 存儲(chǔ)系統(tǒng)的相對(duì)小型化和性能優(yōu)勢(shì)。

1 系統(tǒng)總體設(shè)計(jì)

1.1 電路功能概述

SiP 封裝的固態(tài)硬盤電路功能框圖如圖1 所示。該SSD 控制系統(tǒng)的核心由系統(tǒng)控制單元SCU(System Control Unit)、系統(tǒng)存儲(chǔ)單元SSU(System Storage Unit)、通道傳輸單元CTU(Channel Control Unit)三部分組成，其中SCU 負(fù)責(zé)系統(tǒng)啟動(dòng)和外設(shè)交互，SSU 負(fù)責(zé)固件算法運(yùn)行和邏輯存儲(chǔ)管理，CTU 負(fù)責(zé)執(zhí)行SSU 對(duì)NAND 顆粒的物理操作。

圖1 電路功能框圖

其他主要外設(shè)接口包括：SATA 接口集成在SCU 內(nèi)部，與外部主機(jī)Host 的SATA 接口進(jìn)行交互；NAND 顆粒通過(guò)CTU 與SSD 控制模塊相連，用于數(shù)據(jù)存儲(chǔ)；外部SPI Flash 顆粒通過(guò)SPI 接口與SCU 相連，用于固件的存儲(chǔ)。

1.2 系統(tǒng)控制單元

系統(tǒng)控制單元采用Cortex-M3 處理器作為主控，內(nèi)部包括32 KB 的ROM 空間用于存儲(chǔ)啟動(dòng)程序，1 MB的SRAM 空間用于運(yùn)行SCU 固件處理程序及數(shù)據(jù)緩存。另外包含JTAG、SATA、SPI、UART、GPIO 等外設(shè)。

SCU 作為系統(tǒng)主控的基石，主要有固件分派、系統(tǒng)初始化、通信交互等功能。其中，固件分派是指系統(tǒng)上電后，SCU 的ROM Code 運(yùn)行，通過(guò)SPI 接口加載SPI Flash 中的固件程序，并將固件程序進(jìn)行分包派發(fā)到SCU、SSU、CTU 的SRAM 中；系統(tǒng)初始化指SCU 需要對(duì)SATA 接口以及其他外設(shè)進(jìn)行初始化，并根據(jù)SSU、CTU 初始化完成情況決定整個(gè)系統(tǒng)初始化完成情況；通信交互指SCU 通過(guò)SATA 接口與主機(jī)進(jìn)行各類幀信息結(jié)構(gòu)FIS(Frame Information Structure)和數(shù)據(jù)的交互，并通過(guò)命令傳輸通道及DMA 數(shù)據(jù)傳輸通道與SSU 進(jìn)行命令和數(shù)據(jù)傳輸。SCU 的工作流程如圖2所示。

圖2 SCU 工作流程圖

1.3 系統(tǒng)存儲(chǔ)單元

系統(tǒng)存儲(chǔ)單元采用Cortex-M3 處理器作為主控，內(nèi)部SRAM 由兩部分組成，64 KB 的Code SRAM 空間用于運(yùn)行SSU 固件處理程序；2 MB 的Data SRAM 空間劃分成32 個(gè)16 KB 的FIFO 及6 個(gè)256 KB 的BUFFER，其中FIFO 用于緩存SCU 或者CTU 的命令及數(shù)據(jù)包，BUFFER 則用于NAND 映射表和壞塊表的緩存。除此之外，SSU 內(nèi)部還有5 個(gè)硬件加速引擎模塊，用于龐大的映射表查找以及緩存復(fù)制，加速SSD 控制模塊對(duì)命令的響應(yīng)。SSU 內(nèi)部硬件模塊如圖3 所示。

圖3 SSU 內(nèi)部硬件模塊圖

SSU 作為管理存儲(chǔ)的核心部件，和存儲(chǔ)傳輸層FTL(Flash Translation Layer)算法一起[10]，對(duì)SSD 的存儲(chǔ)性能、數(shù)據(jù)可靠性、使用壽命等方面具有決定性意義。SSU 的主要功能包括：處理與SCU 交互的命令和數(shù)據(jù)；處理與CTU 交互的NAND 操作命令；管理映射表、壞塊表，實(shí)現(xiàn)FTL 算法，完成邏輯地址到物理地址的映射[11]。SSU 功能及與各控制單元的交互如圖4所示。

圖4 SSU 功能框圖

1.4 通道傳輸單元

通道傳輸單元采用8-bit 的單片機(jī)PIC16 系列作為主控，內(nèi)部包括：AES、SM4 硬件加密模塊，對(duì)存取數(shù)據(jù)進(jìn)行硬件加解密操作；擾碼解碼器，對(duì)存取數(shù)據(jù)進(jìn)行硬件擾碼解碼操作；ECC 數(shù)據(jù)校驗(yàn)?zāi)K，對(duì)壞塊或異常造成的少量數(shù)據(jù)異常進(jìn)行糾錯(cuò)，糾錯(cuò)能力達(dá)到72 bit/KB。

本SiP 電路共集成4 個(gè)CTU 模塊，每個(gè)CTU 模塊包含8 個(gè)CS 片選信號(hào)，最多可接32 個(gè)NAND 裸片，這種陣列式管理方式，為SSD 的高速度和大容量存儲(chǔ)提供了可能。多CTU 模塊同時(shí)對(duì)NAND 進(jìn)行訪問(wèn)，通過(guò)提高數(shù)據(jù)訪問(wèn)的并行程度，達(dá)到加速訪問(wèn)的目的。通過(guò)多片選，CTU 采用流水線方式對(duì)裸片進(jìn)行管理，不同時(shí)刻對(duì)不同裸片進(jìn)行訪問(wèn)，提高了總線的利用效率，對(duì)SSD 的容量擴(kuò)展和讀寫速率均大有裨益。CTU 陣列式管理如圖5 所示。

圖5 CTU 陣列式管理示意圖

2 SiP 電路實(shí)現(xiàn)

2.1 電路設(shè)計(jì)

固態(tài)硬盤電路通過(guò)SiP 封裝將SSD 控制模塊芯片、NAND 顆粒、電源控制芯片LDO、SPI Flash 顆粒、貼片電阻、貼片電容等器件集成在同一電路腔體中，其腔內(nèi)器件的位置如圖6 所示。

圖6 SiP 系統(tǒng)封裝示意圖

NAND 顆粒作為SSD 主存儲(chǔ)空間，存儲(chǔ)單元架構(gòu)采用單層單元SLC(Single-Level Cell)模式，相比其他多層單元存儲(chǔ)具備更長(zhǎng)的使用壽命，存儲(chǔ)容量為單片8 GB，共使用了4 只裸片，在SiP 腔內(nèi)采用了兩兩堆疊的結(jié)構(gòu)存放，有效降低了芯片面積[12]。SPI Flash顆粒存儲(chǔ)容量為單片256 KB，其作用在于為控制單元的固件和配置信息提供存儲(chǔ)空間，其位置緊鄰SCU，通過(guò)SCU 的SPI 接口進(jìn)行訪問(wèn)。電源控制芯片LDO 單元的輸入電壓范圍為1.1 V～5.5 V，輸出電壓范圍為0.8 V～3.6 V，其作用為將3.3 V 轉(zhuǎn)換為1.8 V給系統(tǒng)供電。

2.2 封裝結(jié)構(gòu)設(shè)計(jì)

SSD 固態(tài)硬盤控制單元采用65 nm 工藝，SiP 電路面積為24.49 mm×14.24 mm。封裝形式BGA145，裝片采用導(dǎo)電膠粘接工藝，鍵合采用銅絲球焊工藝，塑封料模封，標(biāo)記采用激光打印工藝。本電路的基板布局結(jié)構(gòu)如圖7 所示。

圖7 基板布局圖

2.3 信號(hào)完整性設(shè)計(jì)與仿真

本設(shè)計(jì)中SATA 接口采用SATA3.0 協(xié)議，工作頻率高達(dá)6 GHz，差分信號(hào)在傳輸線上傳播時(shí)，很容易因?yàn)樽杩沟淖兓l(fā)生信號(hào)反射現(xiàn)象。為了消除信號(hào)反射，要在兩條信號(hào)線末端跨接端接匹配電阻，此處在電路RX 設(shè)計(jì)時(shí)內(nèi)部帶匹配電阻，并外部留有電阻校準(zhǔn)接口。此外，在設(shè)計(jì)中需要將驅(qū)動(dòng)器間錯(cuò)位和兩線的不對(duì)稱做到最小化，最大程度降低共模干擾導(dǎo)致的差分信號(hào)失真。圖8 為SATA TX 信號(hào)的插入損耗仿真圖，在6 GHz 工作頻率處插入損耗較小，信號(hào)衰減較小。圖9 為SATA TX 差分信號(hào)回波損耗仿真圖，在6 GHz 工作頻率處差分信號(hào)的回波損耗均保持在較大水平，回波較小。仿真結(jié)果顯示TX 信號(hào)在工作頻率處傳輸性能較好。

圖8 插入損耗仿真波形圖

圖9 回波損耗仿真波形圖

3 系統(tǒng)驗(yàn)證

3.1 軟硬件環(huán)境

系統(tǒng)驗(yàn)證的硬件環(huán)境包括：電路測(cè)試板、最小系統(tǒng)板、帶SATA 口主機(jī)、1.2 V 電流測(cè)試模塊、3.3 V 電流測(cè)試模塊及USB 轉(zhuǎn)SATA 子卡。詳細(xì)功能如表1 所示。硬件環(huán)境搭建框圖如圖10 所示。

表1 硬件資源

圖10 硬件環(huán)境框圖

系統(tǒng)驗(yàn)證的軟件環(huán)境包括：控制單元固件燒寫軟件MPTool，如圖11 所示；ATA 基礎(chǔ)命令測(cè)試軟件Bus Hound；SSD 性能測(cè)試軟件TxBENCH。

圖11 固件燒寫軟件圖

3.2 ATA 命令測(cè)試

寫入命令測(cè)試：使用Bus Hound 軟件，選擇要檢測(cè)的SSD；打開Bus Commander 窗口，選擇ATA 指令；選擇Load，打開待測(cè)試文檔(test.db)導(dǎo)入數(shù)據(jù)；選擇發(fā)送WRITE DMA EXT 35 指令，數(shù)據(jù)長(zhǎng)度為512。通過(guò)Capture 窗口可確認(rèn)WRITE DMA EXT 35 寫指令命令發(fā)送成功，如圖12（a）所示，并接收到ASTS 回復(fù)命令，顯示傳輸OK，如圖12（b）所示。

圖12 數(shù)據(jù)寫入命令交互截圖

讀取命令測(cè)試：打開Bus Commander 窗口，選擇ATA 指令；選擇發(fā)送READ DMA EXT 25 指令，數(shù)據(jù)長(zhǎng)度為512。通過(guò)Capture 窗口可確認(rèn)READ DMA EXT 25讀指令命令發(fā)送成功，如圖13（a）所示，并接收到ASTS回復(fù)命令，顯示傳輸OK，如圖13（b）所示。

圖13 數(shù)據(jù)讀取命令交互截圖

根據(jù)圖12 和圖13 交互命令顯示寫入數(shù)據(jù)和讀取數(shù)據(jù)保持一致，ATA 命令對(duì)SSD 讀寫功能正常。

3.3 性能測(cè)試

性能測(cè)試首先對(duì)使用SiP 封裝電路的測(cè)試板進(jìn)行測(cè)試，如圖14 所示，然后對(duì)使用相同元器件獨(dú)立封裝的電路測(cè)試板進(jìn)行測(cè)試，如圖15 所示，最后對(duì)兩組測(cè)試結(jié)果進(jìn)行對(duì)比分析。

圖14 SiP 封裝測(cè)試板

圖15 非SiP 封裝測(cè)試板

性能測(cè)試使用TxBENCH 軟件，進(jìn)行連續(xù)讀寫和隨機(jī)讀寫兩種類型的測(cè)試[13]，總數(shù)據(jù)塊大小為256 MB。此外，隨機(jī)讀寫的數(shù)據(jù)塊分為最大數(shù)據(jù)128 KB 和實(shí)際使用頻率最高的4 KB 兩種情況；隊(duì)列深度參數(shù)分為QD1 和QD32 兩種情況，該參數(shù)用于反映SSD 在多線程并發(fā)環(huán)境下的性能。具體測(cè)試項(xiàng)如表2 所示。

表2 性能測(cè)試項(xiàng)

性能測(cè)試結(jié)果如圖16 所示，圖16（a）為SiP 封裝電路結(jié)果，圖16（b）為非SiP 封裝電路的性能測(cè)試結(jié)果。結(jié)果分析可知SiP 封裝電路比非SiP 封裝電路在4 個(gè)測(cè)試項(xiàng)上均有不同幅度的提升。連續(xù)讀寫性能有一定的提升，但是提升幅度較小。隨機(jī)讀寫的性能提升較大，尤其是數(shù)據(jù)塊大小為4 KB 時(shí)的寫數(shù)據(jù)性能提升一倍多，究其原因，寫操作相對(duì)而言速度較慢，且隨機(jī)小數(shù)據(jù)塊寫需要高頻次主機(jī)和設(shè)備交互，這些特點(diǎn)凸顯了SiP封裝大幅縮短SSD 控制模塊到NAND 顆粒距離的優(yōu)勢(shì)，寫操作速率和穩(wěn)定性均大幅提升[14-15]。

圖16 性能測(cè)試結(jié)果

4 結(jié)論

隨著SiP 集成技術(shù)的日趨成熟和存儲(chǔ)系統(tǒng)小型化、高性能的需求，設(shè)計(jì)一款基于SiP 封裝的存儲(chǔ)系統(tǒng)電路能夠?qū)崿F(xiàn)存儲(chǔ)系統(tǒng)各類電路高度集成以及芯片間走線的大幅減少，達(dá)到小型化、高性能需求。

本文基于SiP 技術(shù)和全國(guó)產(chǎn)化器件實(shí)現(xiàn)了一種固態(tài)硬盤存儲(chǔ)電路的設(shè)計(jì)。與傳統(tǒng)分離式電路的SSD 產(chǎn)品相比，將SiP 技術(shù)應(yīng)用在國(guó)產(chǎn)SSD 上給存儲(chǔ)系統(tǒng)帶來(lái)了高性能、低功耗、小型化、高穩(wěn)定性、高安全性等諸多優(yōu)勢(shì)。通過(guò)驗(yàn)證，證實(shí)了SiP 技術(shù)應(yīng)用于存儲(chǔ)系統(tǒng)的可行性，并對(duì)SSD 的隨機(jī)讀寫性能帶來(lái)了大幅提高，為后續(xù)SiP 封裝存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)提供了設(shè)計(jì)思路和驗(yàn)證方法[16]。