朱 琪，黃登華

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214072）

0 引言

隨著5G 通信和大數據計算的迅速發(fā)展，大規(guī)模集成電路(如CPU，DSP)工作電流可達安培級別[1]。當采用LDO 為CPU/DSP 供電時，芯片內各個模塊的通斷將導致LDO 負載電流發(fā)生突變，從而使LDO 的輸出電壓產生毛刺，最終引起CPU/DSP 整體功能異常，因此如何設計具有大電流輸出能力和良好瞬態(tài)性能的LDO 具有重要研究意義[2-4]。

大的電流輸出能力要求LDO 具有較大面積功率管，功率管柵端寄生電容將導致LDO 環(huán)路帶寬減小[5]，其與提升瞬態(tài)性能需實現大帶寬的要求相矛盾。目前，國內外研究者提出了在輸出功率管前級插入電壓緩沖器以提高功率管柵端電壓擺率[6-8]和采用多環(huán)路架構[9-10]以降低靜態(tài)功耗等方法來同時滿足大電流LDO 對帶載能力和瞬態(tài)響應性能的要求，但其存在導致電路效率降低[11]和設計結構變復雜等問題。

為了克服上述問題，本文通過對LDO 小信號模型的分析，基于TSMC 0.18 μm BCD 工藝和負載追蹤補償方式提出了一種大電流LDO 的設計技術，其可在最大6 A負載范圍內確保電路具有良好的瞬態(tài)響應特性，且所設計電路在維持環(huán)路低頻增益不變的情況下可抑制高頻下環(huán)路節(jié)點阻抗從而降低環(huán)路補償難度，最終實現對輸出電流能力和瞬態(tài)響應性能的良好折中。

1 傳統(tǒng)大電流LDO 架構

圖1 所示為傳統(tǒng)大電流LDO 典型架構。圖1(a)中增益級數較少，單級增益較大，高增益級所引入的低頻極點將提升米勒補償的復雜度。此時還需采用大電流BUFFER 對輸出功率管進行驅動，電路靜態(tài)功耗較大。圖1(b)中通過提升增益級數從而降低單級增益方式，實現將環(huán)路中極點挪至帶寬以外的目的，最終確保電路無穩(wěn)定性風險，但較多的增益級將導致電路在失調和噪聲性能方面的弱化。

圖1 傳統(tǒng)大電流LDO 典型架構

2 負載追蹤補償的大電流LDO 小信號模型

本文所設計負載追蹤補償的大電流LDO 小信號模型如圖2 所示。圖2 中gm1和gm2代表LDO 中運放第一級和第二級跨導，R1和C1代表運放第一增益級等效輸出電阻和寄生電容，R2和C2代表運放第二增益級等效輸出電阻和寄生電容。本設計中輸出功率管由N 型MOS 構成，其被等效為單位增益電壓緩沖器X1 和電阻1/gmn串聯的結構。Ro和Co代表負載電阻和輸出電容。RC和CC用于實現運放第一增益級的負載追蹤補償[12-13]，RZ用于實現運放第二增益級的負載追蹤補償。

圖2 負載追蹤補償的大電流LDO 小信號模型

圖2 中LDO 由兩個高增益級和一個電壓緩沖器組成，可輕易實現高環(huán)路增益以滿足穩(wěn)態(tài)時對電路輸出精度的要求。如未采取負載追蹤補償則環(huán)路中在V1處將存在低頻極點1/R1C1，在V2處將存在低頻極點1/R2C2，這兩個低頻極點將影響高頻下電路穩(wěn)定性。本文將分別從定性和定量角度出發(fā)，分析負載追蹤補償如何在不影響環(huán)路低頻阻抗從而維持環(huán)路低頻增益不變的同時，對環(huán)路高頻阻抗進行抑制從而將V1和V2處極點推向高頻，最終電路在保持穩(wěn)態(tài)輸出精度的同時具有良好的瞬態(tài)性能。

從定性角度出發(fā)，節(jié)點V1處負載追蹤補償由電阻RC和電容CC的串聯網絡實現，隨著工作頻率的升高，RC和CC的等效串聯阻抗開始降低，在高頻段V1處等效對地阻抗為R1//RC。由于RC被設置為遠小于R1，高頻段V1處等效對地阻抗約為RC，此時V1處極點由低頻1/R1C1被推向高頻1/RCC1處，因此RC和CC在不改變運放第一級增益為gm1R1的前提下實現了提升高頻段V1處極點頻率的目的。節(jié)點V2處負載追蹤補償由前饋電阻RZ實現，在低頻段X1 增益為1，流過RZ電流為零，因此低頻時第二級增益可保持為gm2R2。隨著工作頻率上升，受輸出端極點影響X1 增益開始下降，RZ兩端壓差不再為零，高頻時V2處節(jié)點阻抗為R2//RZ≈RZ，此時V2處極點由低頻1/R2C2被推向高頻1/RZC2處，因此RZ在不改變運放第二級增益的前提下實現了提升高頻段V2處極點頻率的目的。此外RC和RZ均被設計為與輸出負載相關的可變電阻，以減小負載變化對環(huán)路帶寬和相位裕度的影響。

為定量分析圖2 中電路補償效果，式(1)～式(4)首先給出電路整體傳輸函數及各節(jié)點零極點分布表達式。

電路整體傳輸函數：

V1處零極點分布：

V2處零極點分布：

VO處零極點分布：

從式(2)及式(3)可知，V1和V2處均包含一個低頻零極點對和一個高頻極點，因此環(huán)路帶寬由高頻極點p1_hf和p2_hf決定，不再受低頻極點p1和p2限制。

圖3 所示為理想情況下，圖2 中電路經補償后各增益級傳輸曲線特性。經補償后中頻段V1和V2處存在低阻區(qū)域，且由于零點z1和z2的存在寄生的高頻極點被推至環(huán)路帶寬以外，最終相位裕度由輸出極點po、p1_hf和p2_hf決定。

圖3 理想情況下LDO 各增益級傳輸特性

3 負載追蹤補償的大電流LDO 電路實現

圖4 為本文所提出基于負載追蹤補償的大電流LDO具體電路實現，其第一增益級為5 管運放，第二增益級為電流鏡型運放，輸出功率級為N 型MOS 管。電阻R2和R3用于降低電路靜態(tài)功耗。電阻R1和R4用于平衡空載時電路中各節(jié)點靜態(tài)工作點。電容CB在MP2漏端與柵端之間引入一條高頻負反饋支路，用于提升電路在高頻段的PSRR。圖4 中虛線框內器件為負載追蹤補償網絡具體實現，MN3代表可變電阻RC，MN2代表可變電阻RZ，負載電流信息由電流鏡MN2-MN和MP1-MP2進行采樣，流過MN1和MN2的電流與負載相關，合理設置MN3和MN2尺寸即可獲得所需可變電阻RC和RZ。本設計中用于補償的負載追蹤可變電阻由電流鏡鏡像方式獲得，電路魯棒性較強，受工藝參數變動影響較小，此外MN2中電流最終流向負載，因此該補償方式不會導致電路功耗增加。

圖4 負載追蹤補償的大電流LDO 結構

圖5 為輕重載下LDO 各增益級頻率響應曲線及其零極點分布仿真結果。隨著負載電流的增大，輸出極點po向高頻移動，同時用于環(huán)路補償跟隨負載變化的零點z1和z2也相應向高頻移動，從而達到提升帶寬目的且避免了po變化對環(huán)路相位裕度的影響。

圖5 輕重載下LDO 各增益級零極點分布

4 仿真與結果分析

基于TSMC 0.18 μm BCD 工藝，對本文所設計LDO進行了仿真驗證，給出了整體環(huán)路AC 特性曲線、負載調整率、線性調整率、電源抑制比和負載瞬態(tài)響應仿真結果。

圖6中LDO環(huán)路AC特性仿真結果表明，負載為2.2 mA時，環(huán)路相位裕度為45°，帶寬為87.37 kHz。當負載增大至6 A 時，環(huán)路相位裕度為59.4°，帶寬為1.48 MHz。LDO 環(huán)路具有較大帶寬，且相位裕度受負載變化影響較小，電路在全負載范圍內可保持穩(wěn)定。

圖6 LDO 環(huán)路AC 特性曲線

圖7 所示為1 V 輸出條件下，電路負載調整率和線性調整率仿真結果。受益于本文所提出負載追蹤補償方式并未降低LDO 環(huán)路低頻增益，因此負載調整率小于0.51 mV/A，線性調整率小于0.25 mV/V，電路穩(wěn)態(tài)精度較高。

圖7 負載調整率和線性調整率曲線

圖8 為電路電源抑制比仿真曲線，可以看出電路對電源噪聲具有良好的抑制特性。在10 kHz 和1 MHz 頻率時PSRR 分別為-51 dB 和-30 dB，且由于環(huán)路大帶寬和圖3 中CB所引入高頻負反饋支路的存在，全頻率范圍下電路PSRR 小于-15 dB。

圖8 電源抑制比曲線

圖9 表明面對0～6 A，斜率為1 A/μs 的負載電流突變，輸出電壓下沖為36.6 mV，恢復時間為12.5 μs。輸出電壓過沖為35.3 mV，恢復時間為56.3 μs。電路瞬態(tài)精度較高，瞬態(tài)誤差小于2.4%。

圖9 LDO 負載瞬態(tài)響應曲線

表1 為本文與其他參考文獻中LDO 性能對比，可知本文所設計LDO 綜合性能良好，在最大輸出電流能力、輸出精度和電源抑制比方面均具有顯著優(yōu)勢。

表1 本文與其他文獻中LDO 性能對比

5 結論

本文提出了一種用于大電流LDO 的負載追蹤補償技術，其采用負載追蹤補償方式消除了電路輸出端極點隨負載變化時對環(huán)路穩(wěn)定性的影響，實現了電路面對大負載電流突變時具有良好的瞬態(tài)性能，同時大的環(huán)路增益提升了電路穩(wěn)態(tài)輸出精度。仿真結果表明，電路可在6 A 負載范圍內保持輸出穩(wěn)定，瞬態(tài)誤差小于2.4%，負載調整率小于0.51 mV/A，線性調整率小于0.25 mV/V。