馬英杰,肖靖,趙 耿,曾 萍,楊亞濤
(北京電子科技學(xué)院 電子與通信工程系,北京 100070)
混沌作為一門新興學(xué)科,覆蓋面已涉及自然科學(xué)和社會科學(xué)的各個分支[1-2]。在混沌現(xiàn)象被發(fā)現(xiàn)以來,研究人員就在探索混沌的應(yīng)用前景。Pecora等[3]提出混沌自同步方法,Ott等[4]提出了混沌控制的理論和方法,讓混沌理論在電子通信和其他相關(guān)工程鄰域的應(yīng)用成為可能?;煦绫C芡ㄐ啪褪且环N基于物理層的硬件加密,文獻[5]中提出將混沌光通信作為一種物理安全技術(shù),可作為光纖中高速光信號的物理層安全屏障。文獻[6]中針對大規(guī)模并發(fā)式保密通信對混沌陣子的需求,提出基于相空間對稱Lorenz 陣子群模型。文獻[7]中針對異步數(shù)字保密通信系統(tǒng)通信安全的問題,提出基于壓縮感知的Logistic 多渦卷混沌保密通信技術(shù)。文獻[8]中針對第五代移動通信技術(shù)(5G)大量用戶傳輸需求的問題,利用Logistic 混沌序列產(chǎn)生的偽隨機序列選擇碼本,系統(tǒng)傳輸?shù)恼`碼率較低,在高過載率情況下的性能表現(xiàn)也很好。近半個世紀以來,隨著計算機技術(shù)的高速發(fā)展,人們對混沌系統(tǒng)的研究更加深入,取得的可喜成果促使混沌系統(tǒng)成為研究熱點。其中多渦卷混沌系統(tǒng)因為具有結(jié)構(gòu)簡單、對初值敏感、動力學(xué)行為復(fù)雜等特點[9-12],可應(yīng)用于無人機通信技術(shù),以加強數(shù)據(jù)鏈路的抗干擾性和抗截獲性。
1983 年,美國電學(xué)專家蔡少棠提出了著名的蔡氏電路,可產(chǎn)生雙渦卷混沌吸引子[13]。文獻[14-16]中使用分段線性函數(shù)等方法給出了最多6 渦卷混沌吸引子的硬件實現(xiàn)結(jié)果[14-16]。隨后,文獻[17-22]中提出了利用正余弦函數(shù)、脈沖控制技術(shù)、指數(shù)函數(shù)、對數(shù)函數(shù)、雙曲正切函數(shù)作為非線性函數(shù)來產(chǎn)生多渦卷混沌吸引子。然而,多渦卷混沌吸引子的研究主要集中在單向多渦卷,關(guān)于網(wǎng)格多渦卷的研究不多。由于網(wǎng)格多渦卷混沌系統(tǒng)具有更復(fù)雜的動力學(xué)特性,在保密通信和信息加密中有廣泛應(yīng)用前景,文獻[23]中引入階梯函數(shù)構(gòu)建了一類立體網(wǎng)格多渦卷混沌系統(tǒng);但該系統(tǒng)只能產(chǎn)生固定數(shù)目的多渦卷混沌吸引子,且它的系統(tǒng)動力學(xué)特性不夠豐富。因此,本文基于蔡氏電路和已有的單、雙渦卷混沌系統(tǒng),引入兩組階梯函數(shù),構(gòu)造了一類數(shù)量可控的網(wǎng)格多渦卷混沌系統(tǒng)。
針對該系統(tǒng)模型,利用Matlab 進行了詳細的動力學(xué)分析,得到了李雅普諾夫(Lyapunov)指數(shù)、吸引子相圖,驗證了理論可行。在硬件實現(xiàn)過程中,考慮到數(shù)字信號處理(Digital Signal Processing,DSP)、現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)等大規(guī)模數(shù)字器件的發(fā)展,數(shù)字信號處理的方法更加適用于數(shù)據(jù)鏈路的保密通信。所以本文利用FPGA 技術(shù),基于ZYNQ7000 開發(fā)平臺進行了硬件設(shè)計,證實了該系統(tǒng)與理論分析相符合的物理可實現(xiàn)性,并給出最多4×12 網(wǎng)格多渦卷混沌系統(tǒng)的硬件實驗結(jié)果。
本文的主要工作為:1)構(gòu)建了一類能產(chǎn)生網(wǎng)格多渦卷的新混沌系統(tǒng),并對該系統(tǒng)進行了系統(tǒng)動力學(xué)特性分析;2)基于FPGA 硬件實現(xiàn)了網(wǎng)格多渦卷混沌系統(tǒng)的設(shè)計。
蔡氏電路是能夠產(chǎn)生雙渦卷混沌吸引子的混沌動力系統(tǒng),具有豐富的動力學(xué)特征,它的電路結(jié)構(gòu)如圖1 所示。
圖1 蔡氏混沌電路結(jié)構(gòu)Fig.1 Structure of Chua’s chaotic circuit
根據(jù)電路狀態(tài)分析法,可得蔡氏電路的狀態(tài)方程:
根據(jù)蔡氏二極管的伏安特性曲線的分段特性,可考慮將階梯函數(shù)g1(x)代替蔡氏電路中原有的蔡氏二極管,并引入階梯函數(shù)g2(y),在保持混沌吸引子中渦卷與鍵帶的相互間置的同時對典型蔡氏電路中的參數(shù)進行修正,得到如式(2)所示的三維自治系統(tǒng):
其中:x、y、z表示狀態(tài)變量;A、B、a、b、c、d表示實數(shù)參數(shù)。
階梯函數(shù)g1(x)和g2(y)的表達式為:
通過調(diào)整g1(x)的參數(shù),可實現(xiàn)2(k+1)或2k+1 列多渦卷;調(diào)整g2(y)的n值,可實現(xiàn)n+1 行多渦卷,從而構(gòu)成網(wǎng)格多渦卷混沌吸引子。本文系統(tǒng)的網(wǎng)格多渦卷混沌吸引子數(shù)目調(diào)整方便,相較于單、雙渦卷系統(tǒng),有更加復(fù)雜的系統(tǒng)性態(tài),在工程應(yīng)用中可發(fā)揮更大的價值。
本節(jié)對式(2)的系統(tǒng)進行動力學(xué)特性分析,并使用Matlab 驗證本文系統(tǒng)可以產(chǎn)生可控網(wǎng)格多渦卷混沌吸引子。
1.2.1 系統(tǒng)平衡點
令式(2)右側(cè)為0,化簡可得:
對于式(5),設(shè)系統(tǒng)的平衡點為(xi,yj,-xi),則xi為x=g1(x)的根,i=1,2,…,n;yj為y=g2(y)的根,j=1,2,…,n。
如圖2(a)所示,x∈(4e,4e+4),e∈Z,g1(x)是連續(xù)的,系統(tǒng)穩(wěn)定平衡點的xi落在(4e,4e+4)內(nèi)。如圖2(b)所示,在y∈(2f-1,2f+1),f∈N,g2(y)是連續(xù)的,系統(tǒng)穩(wěn)定平衡點的yj落在(2f-1,2f+1) 內(nèi)。所以,構(gòu)成穩(wěn)定平衡點關(guān)于xi的根有12 個,構(gòu)成穩(wěn)定平衡點關(guān)于yj的根有4 個,因此可產(chǎn)生個4×12 個多渦卷吸引子。即在穩(wěn)定平衡點處對應(yīng)渦卷區(qū),而在不穩(wěn)定平衡點處對應(yīng)鍵波區(qū)。由此類推,當k和n取一定值時,系統(tǒng)就能構(gòu)成行數(shù)為n+1,列數(shù)為2(k+1)的2(n+1)(k+1)個網(wǎng)格多渦卷混沌吸引子。
圖2 4×12渦卷混沌系統(tǒng)平衡點的根Fig.2 Roots of 4×12 scroll chaotic system equilibrium points
同理,若取奇數(shù)列網(wǎng)格多渦卷,以4× 11 渦卷吸引子為例,取,有:
根據(jù)式(5),系統(tǒng)的平衡點為(xi,yj,-xi),xi為x=g1(x)的根,yj為y=g2(y)的根。兩者根的分布情況如圖3 所示。
由圖3(a)可知,系統(tǒng)平衡點關(guān)于xi的根落在(4e-2,4e+2)內(nèi)。由圖3(b)可知,系統(tǒng)穩(wěn)定平衡點關(guān)于yj的根落在(2f-1,2f+1) 內(nèi)。構(gòu)成穩(wěn)定平衡點關(guān)于xi的根有11個,構(gòu)成穩(wěn)定平衡點關(guān)于yj的根有4 個,因此可產(chǎn)生4×11 個多渦卷吸引子。由此類推,系統(tǒng)就能構(gòu)成行數(shù)為n+1,列數(shù)為2k+1 的(n+1)(2k+1)網(wǎng)格多渦卷混沌吸引子。
圖3 4×11渦卷混沌系統(tǒng)平衡點的根Fig.3 Roots of 4×11 scroll chaotic system equilibrium points
1.2.2 系統(tǒng)Lyapunov指數(shù)
分析式(2)系統(tǒng)的混沌特性。以4×12 網(wǎng)格多渦卷混沌吸引子為例,利用Matlab 軟件進行數(shù)值仿真,得到Lyapunov指數(shù)譜如圖4 所示。
圖4 系統(tǒng)的Lyapunov指數(shù)譜Fig.4 Lyapunov exponent spectrum of system
求得系統(tǒng)的 Lyapunov 指數(shù)為:LE1=0.235 382,LE2=0.236 098,LE3=-4.328 62。且通過式(2)可知系統(tǒng)的散度為:
可知該系統(tǒng)的散度與LE1+LE2+LE3=-3.857 142 的結(jié)果完全符合,所以該系統(tǒng)計算得到的Lyapunov 指數(shù)合理。
1.2.3 系統(tǒng)吸引子
對式(2)系統(tǒng)采用龍格-庫塔積分法,部分Matlab 仿真結(jié)果如圖5 所示。
圖5 網(wǎng)格多渦卷混沌系統(tǒng)的X-Y相圖Fig.5 X-Y phase diagram of grid multi-scroll chaotic system
由圖5 的相圖結(jié)果表明,式(2)系統(tǒng)可以產(chǎn)生可控網(wǎng)格多渦卷混沌吸引子。
FPGA 等現(xiàn)代數(shù)字電路技術(shù)快速發(fā)展,利用這些技術(shù)速度快、方便自由設(shè)計等特點,可以更加便捷地實現(xiàn)混沌系統(tǒng)。但FPGA 等器件只適合處理數(shù)字系統(tǒng),所以,必須對連續(xù)時間混沌系統(tǒng)進行離散化處理。本文綜合考慮FPGA 器件內(nèi)部資源及實現(xiàn)難易程度,采取Euler 算法進行離散化處理。
當T的值趨于無窮小時,式(6)可表示為:
從而得到:
將式(8)代入式(2)可得經(jīng)離散化后的混沌系統(tǒng)方程:
離散化后的階梯函數(shù)為:
調(diào)試并確定好三維方程的參數(shù)A、B、a、b、c、d、T后,只需分別調(diào)整階梯函數(shù)g1(x(j))、g2(y(j))的長度k和n,即可在FPGA 中設(shè)計任意行列數(shù)目的網(wǎng)格多渦卷。
2.2.1 系統(tǒng)架構(gòu)設(shè)計
為實現(xiàn)本文提出的網(wǎng)格多渦卷混沌系統(tǒng),F(xiàn)PGA 開發(fā)板采用Xilinx 公司型號為XC7Z020-2CLG400I 的Zynq7000 系列芯片。同時為方便驗證實驗結(jié)果,選用雙通道14 位數(shù)模轉(zhuǎn)換板卡AD9767 對FPGA 輸出的數(shù)字信號進行數(shù)模轉(zhuǎn)換,并通過DS2302A 數(shù)字示波器顯示實驗結(jié)果。
如圖6 所示,本文提出的FPGA 混沌系統(tǒng)主要包括系統(tǒng)配置數(shù)據(jù)控制、網(wǎng)格多渦卷混沌系統(tǒng)算法模塊、浮點數(shù)轉(zhuǎn)定點數(shù)模塊、數(shù)模轉(zhuǎn)換模塊(Digital to Analog Converter,DAC)。
圖6 系統(tǒng)整體架構(gòu)Fig.6 Overall system architecture
通過初值的設(shè)定,系統(tǒng)配置數(shù)據(jù)控制網(wǎng)格多渦卷混沌系統(tǒng)算法進行初始化迭代,以控制整個FPGA 系統(tǒng)的運行。網(wǎng)格多渦卷混沌系統(tǒng)是整個FPGA 系統(tǒng)的核心,基于式(9)~(11)的離散化混沌方程,反復(fù)迭代產(chǎn)生混沌數(shù)字序列。浮點數(shù)轉(zhuǎn)定點數(shù)模塊對網(wǎng)格多渦卷混沌系統(tǒng)算法模塊輸出的浮點數(shù)據(jù)進行數(shù)據(jù)轉(zhuǎn)換以匹配DAC 轉(zhuǎn)換芯片的數(shù)據(jù)格式,并接入示波器以得到該系統(tǒng)混沌序列的模擬波形,實現(xiàn)網(wǎng)格多渦卷混沌系統(tǒng)的硬件驗證。
2.2.2 集成環(huán)境仿真設(shè)計
本文系統(tǒng)的整體寄存器傳輸級(Register Transfer Level,RTL)視圖如圖7 所示。
圖7 系統(tǒng)RTL視圖Fig.7 System RTL view
本文使用Xilinx 公司的集成設(shè)計環(huán)境Vivado 進行混沌系統(tǒng)的開發(fā),利用Verilog 語言進行各模塊的設(shè)計,并通過內(nèi)嵌仿真反復(fù)驗證系統(tǒng)各模塊及整體功能的實現(xiàn)。使用Vivado 對工程進行編譯綜合,表1 為本文混沌系統(tǒng)對FPGA內(nèi)部資源的占用情況,各內(nèi)部資源包括:顯示查找表(Look-Up-Table,LUT)、觸發(fā)器(Flip Flop,F(xiàn)F)、數(shù)字信號處理單元(Digital Signal Processing,DSP)與輸入/輸出(Input/Output,IO)接口。
表1 混沌系統(tǒng)資源占用情況Tab.1 Chaotic system resource occupancy
由表1 可見,本文混沌系統(tǒng)占用的FPGA 系統(tǒng)資源的比例不高,說明了使用Euler 算法對連續(xù)混沌系統(tǒng)離散化處理的簡單實用性。圖7 中的adder 模塊將網(wǎng)格多渦卷混沌系統(tǒng)算法模塊Chaos 的輸出數(shù)據(jù)全部抬高到正值,以方便后續(xù)浮點數(shù)轉(zhuǎn)定點數(shù)float_fixed 模塊的處理。
在Vivado 集成設(shè)計環(huán)境下,連接好FPGA 開發(fā)板的聯(lián)合測試工作組(Joint Test Action Group,JTAG)接口,將工程生成好的Bit 流文件下載至開發(fā)板中,得到如圖8 所示多渦卷X-Y相圖。由圖5 和圖8 可見該系統(tǒng)軟硬件實現(xiàn)結(jié)果一致,驗證了本文提出的一類網(wǎng)格多渦卷混沌系統(tǒng)的物理可實現(xiàn)性。
圖8 混沌系統(tǒng)硬件實驗結(jié)果Fig.8 Experiment results of chaotic system hardware
混沌系統(tǒng)的統(tǒng)計學(xué)特性由軌道拉伸折疊變換決定。Lyapunov 指數(shù)和相圖可以體現(xiàn)系統(tǒng)的混沌化程度,若系統(tǒng)存在多個正Lyapunov 指數(shù),則表明該系統(tǒng)具有多個方向的拉伸折疊變換。若混沌系統(tǒng)的Lyapunov 指數(shù)、相圖的混沌吸引子數(shù)越大,則系統(tǒng)的運動越復(fù)雜。
文獻[23]中提出的立體網(wǎng)格多渦卷混沌系統(tǒng)以及模擬電路實現(xiàn)可產(chǎn)生8 渦卷混沌吸引子,利用Matlab 軟件對該系統(tǒng)進行數(shù)值仿真,得到如圖9 所示的系統(tǒng)動力學(xué)特性分析圖。可見,立體網(wǎng)格多渦卷混沌系統(tǒng)的Lyapunov 指數(shù)為0.063 872、0.061 735 和-0.925 608。由圖4、5 的結(jié)果可知,本文系統(tǒng)的正Lyapunov 指數(shù)及相圖的混沌吸引子數(shù)均大于立體網(wǎng)格多渦卷混沌系統(tǒng)。所以,可控網(wǎng)格多渦卷混沌系統(tǒng)具有更復(fù)雜的動力學(xué)特性和更高的混沌化程度,有利于提高混沌加密技術(shù)的安全性,且利用FPGA 實現(xiàn)混沌系統(tǒng)較傳統(tǒng)模擬電路更為便捷,具有更廣泛的應(yīng)用前景。
圖9 系統(tǒng)動力學(xué)特性分析圖Fig.9 Analysis diagram of system dynamics characteristics
本文引入兩組階梯函數(shù),構(gòu)造了一類數(shù)量可控的新型網(wǎng)格多渦卷混沌系統(tǒng)。它與正余弦函數(shù)、指數(shù)函數(shù)、對數(shù)函數(shù)等產(chǎn)生多渦卷的辦法不同,使渦卷與鍵帶之間保持相互間置,更易產(chǎn)生多渦卷;且該網(wǎng)格多渦卷混沌系統(tǒng)控制簡單,只需調(diào)整系統(tǒng)方程的幾個參數(shù)即可生成任意維數(shù)的網(wǎng)格多渦卷。最后,為進一步驗證該系統(tǒng)工程實際應(yīng)用的可行性,使用FPGA 技術(shù)進行了硬件實現(xiàn),并給出了X-Y相圖的示波器顯示結(jié)果。
雖成功實現(xiàn)了該混沌系統(tǒng)的軟硬件設(shè)計,但結(jié)合設(shè)計過程來看,仍存在一些值得挑戰(zhàn)的地方:1)連續(xù)混沌方程的離散化處理過程,可嘗試其他算法如Runge-Kutta 算法,或?qū)uler 算法進行改進;2)進一步優(yōu)化FPGA 混沌系統(tǒng)的設(shè)計,減少內(nèi)部資源的消耗,提高硬件運行的效率;3)該網(wǎng)格多渦卷混沌系統(tǒng)較單、雙等傳統(tǒng)多渦卷混沌系統(tǒng),具有系統(tǒng)性態(tài)復(fù)雜度高、控制方便等優(yōu)勢,由此可嘗試在工程應(yīng)用中投入使用,如增強通信鏈路的抗干擾性和抗截獲性等,來進一步提高本次混沌系統(tǒng)設(shè)計的工程應(yīng)用價值。