上善若水

隨著半導(dǎo)體工藝制程持續(xù)向3nm/2nm推進(jìn)，晶體管尺寸已逼近物理極限，所耗費(fèi)的時(shí)間及成本越來(lái)越高，但“經(jīng)濟(jì)效益”卻越來(lái)越有限，“摩爾定律”日趨放緩，而在這樣的背景下，Chiplet成為當(dāng)下半導(dǎo)體領(lǐng)域耀眼的明星。

Chiplet俗稱(chēng)芯粒，也叫小芯片，它Chiplet最早由Marvell創(chuàng)始人周秀文提出，在ISSCC2015上，周秀文率先提出MoChi（Modular Chip，模塊化芯片）架構(gòu)的概念。據(jù)戴偉民介紹，MoChi是許多應(yīng)用的基準(zhǔn)架構(gòu)，包括物聯(lián)網(wǎng)、智能電視、智能手機(jī)、服務(wù)器、筆記本電腦、存儲(chǔ)設(shè)備等。

簡(jiǎn)而言之，主流路線追求的是高度集成化，利用先進(jìn)制程對(duì)所有的單元進(jìn)行全面的提升。

Chiplet原理示意圖

Chiplet是將原本一塊復(fù)雜的SoC芯片，從設(shè)計(jì)時(shí)就按照不同的計(jì)算單元或功能單元對(duì)其進(jìn)行分解，然后每個(gè)單元選擇最適合的工藝制程進(jìn)行制造，再將這些模塊化的裸片互聯(lián)起來(lái)，通過(guò)先進(jìn)封裝技術(shù)，將不同功能、不同工藝制造的Chiplet封裝成一個(gè)SoC芯片。

成本，永遠(yuǎn)是推動(dòng)半導(dǎo)體技術(shù)發(fā)展的核心動(dòng)力。

Chiplet的概念早在10多年前就被提出了，Chiplet技術(shù)的概念最初是從2.5D/3D IC封裝演變而來(lái)，以2.5D硅通孔中介層集成CPU/GPU和存儲(chǔ)器可以被歸類(lèi)為Chiplet范疇。2013年，臺(tái)積電與賽靈思合作開(kāi)發(fā)的FPGA就是一個(gè)典型案例。隨著摩爾定律發(fā)展進(jìn)一步放緩，工藝提升越來(lái)越困難，尤其是進(jìn)入到幾納米的工藝制程后只有很少的代工廠能做到，這種情況下，業(yè)界對(duì)Chiplet技術(shù)寄予厚望。Chiplet異構(gòu)集成封裝在一起有望解決因工藝提升困難而導(dǎo)致的芯片性能成本問(wèn)題。

正是采用了Chiplet技術(shù)，AMD EPYC 處理器成功實(shí)現(xiàn)了集成64核的高性能服務(wù)器芯片，如果采用之前的單一芯片設(shè)計(jì)，集成64核，在現(xiàn)有工藝下是不現(xiàn)實(shí)、也是不經(jīng)濟(jì)的。而AMD按功能需要?jiǎng)澐殖尚⌒酒?，采用最?yōu)的設(shè)計(jì)工藝制造，不僅可以降低成本，提升良率，讓多核復(fù)雜大芯片設(shè)計(jì)成為可能，同時(shí)，模塊化設(shè)計(jì)思路也可以提高芯片研發(fā)速度，降低研發(fā)成本

隨著半導(dǎo)體工藝進(jìn)步，芯片設(shè)計(jì)難度和復(fù)雜度也在增加，設(shè)計(jì)成本高企。芯片設(shè)計(jì)成本構(gòu)成一般包括EDA軟件、IP采購(gòu)、芯片驗(yàn)證與流片、相關(guān)硬件和人力成本等。根據(jù)IBS統(tǒng)計(jì)數(shù)據(jù)，22nm制程之后每代技術(shù)設(shè)計(jì)成本增加均超過(guò)50%，設(shè)計(jì)一顆28nmSoC芯片成本約為5000萬(wàn)美元，而7nm則需要3億美元，3nm的設(shè)計(jì)成本可能達(dá)到15億美元。

將SoC拆分成幾個(gè)關(guān)鍵的Chiplet，每顆Chiplet能夠在更多的應(yīng)用中平衡研發(fā)成本，避免一顆大SoC芯片設(shè)計(jì)出來(lái)后沒(méi)有足夠出貨量帶來(lái)的巨大損失，從而縮短研發(fā)周期、研發(fā)人員投入等。

“拼裝”讓Chiplet獲得極強(qiáng)的成本優(yōu)勢(shì)

在UCIe聯(lián)盟官網(wǎng)發(fā)布的白皮書(shū)中，Intel首席架構(gòu)師沙爾瑪對(duì)Chiplet的商業(yè)價(jià)值進(jìn)行了總結(jié)，包括更小面積的單一功能裸片有利于制造環(huán)節(jié)良率控制、產(chǎn)能爬坡；從設(shè)計(jì)角度看，能夠有效降低投資，節(jié)省不必要的跨工藝節(jié)點(diǎn)IP移植成本，縮短產(chǎn)品上市周期；不同計(jì)算、存儲(chǔ)、I/O芯片（die）的靈活組合，使敏捷芯片定制成為可能。

當(dāng)然，并非所有人都認(rèn)同Chiplet在技術(shù)上的優(yōu)勢(shì)，市場(chǎng)上另一種觀點(diǎn)是要同時(shí)研發(fā)多個(gè)芯片，研發(fā)費(fèi)用要翻倍，而且在量產(chǎn)時(shí)，每顆芯片的成品率乘起來(lái)，就會(huì)導(dǎo)致最終Chiplet產(chǎn)品的成品率大幅下降。假設(shè)Chiplet包含5顆芯片（芯粒），每顆芯粒的成品率都是90%，則5顆芯粒集成后產(chǎn)品的成品率就會(huì)下降到60%。顯然，在Chiplet最終大規(guī)模布局并量產(chǎn)之前，關(guān)于Chiplet在成本方面的表現(xiàn)很難定論。

Chiplet模式是在摩爾定律趨緩下的半導(dǎo)體工藝發(fā)展方向之一，其被業(yè)界寄予厚望。從市場(chǎng)規(guī)?？?，據(jù)Omdia數(shù)據(jù)，預(yù)計(jì)到2024年Chiplet市場(chǎng)規(guī)模將達(dá)58億美元，2035年市場(chǎng)超過(guò)570億美元，行業(yè)處于成長(zhǎng)期。面對(duì)這樣一個(gè)有望成為新風(fēng)口的市場(chǎng)，全球半導(dǎo)體巨頭也是紛紛落子布局。

國(guó)際上，Intel、TSMC、Samsung等多家公司均創(chuàng)建了自己的Chiplet生態(tài)系統(tǒng)，積極搶占Chiplet先進(jìn)封裝市場(chǎng)?；谙冗M(jìn)技術(shù)的產(chǎn)品比如AMD聯(lián)手臺(tái)積電推出過(guò)3D Chiplet產(chǎn)品。蘋(píng)果在2022年3月份曾推出采用臺(tái)積電CoWos-S橋接工藝的M1 Ultra芯片。

而國(guó)內(nèi)方面，華為于2019年推出基于Chiplet技術(shù)的7nm鯤鵬920處理器。長(zhǎng)電科技于6月加入U(xiǎn)CIe產(chǎn)業(yè)聯(lián)盟（國(guó)際巨頭成立的聯(lián)盟，旨在建立統(tǒng)一的die-to-die互聯(lián)標(biāo)準(zhǔn)，這促進(jìn)了Chiplet模式的應(yīng)用發(fā)展。8月2日，阿里巴巴加入其董事會(huì)）參與推動(dòng)Chiplet接口規(guī)范標(biāo)準(zhǔn)化，通富微電與AMD密切合作，是AMD的重要封測(cè)代工廠，在Chiplet、WLP、SiP、Fanout、2.5D、3D堆疊等方面均有布局和儲(chǔ)備，現(xiàn)已具備Chiplet先進(jìn)封裝技術(shù)大規(guī)模生產(chǎn)能力。

華為于2019年推出基于Chiplet技術(shù)的7nm鯤鵬920處理器

業(yè)內(nèi)認(rèn)為，Chiplet是對(duì)傳統(tǒng)SiP技術(shù)的繼承與發(fā)展，Chiplet具有迭代周期快、成本低、良率高等一系列優(yōu)越特性，并且其搭積木式的設(shè)計(jì)方式，尤其適合我國(guó)系統(tǒng)設(shè)計(jì)企業(yè)切入。對(duì)于中國(guó)半導(dǎo)體行業(yè)來(lái)說(shuō)，Chiplet先進(jìn)封裝技術(shù)與國(guó)外差距較小，有望帶領(lǐng)中國(guó)半導(dǎo)體產(chǎn)業(yè)實(shí)現(xiàn)質(zhì)的突破。

不同功能Chiplet的拼搭，某種意義上也是不同芯片IP的拼搭。

芯片IP是芯片中預(yù)先設(shè)計(jì)、驗(yàn)證好的功能模塊，芯片設(shè)計(jì)公司通過(guò)類(lèi)似搭積木的方式購(gòu)買(mǎi)IP，實(shí)現(xiàn)某個(gè)特定功能，不僅縮短了芯片開(kāi)發(fā)時(shí)間，也能在短期內(nèi)“節(jié)省”基礎(chǔ)架構(gòu)方面的研發(fā)費(fèi)用。然而，受益于Chiplet技術(shù)，設(shè)計(jì)公司可以買(mǎi)不同公司的硬件然后通過(guò)先進(jìn)封裝進(jìn)行組合，在此模式下IP公司有望實(shí)現(xiàn)向硬件提供商的轉(zhuǎn)變。此外，包括互聯(lián)網(wǎng)公司在內(nèi)的非傳統(tǒng)芯片廠商，也會(huì)進(jìn)軍設(shè)計(jì)領(lǐng)域。后者通常會(huì)將外包的標(biāo)準(zhǔn)件與上層圖像識(shí)別、語(yǔ)音識(shí)別等跟應(yīng)用相關(guān)的算力模塊，以Chiplet實(shí)現(xiàn)設(shè)計(jì)上的耦合，滿(mǎn)足自身軟件等方面的業(yè)務(wù)需求。

對(duì)于芯片IP公司來(lái)說(shuō)，如果從賣(mài)IP轉(zhuǎn)向賣(mài)Chiplet，商業(yè)模式將發(fā)生根本變化。一方面因其產(chǎn)品從虛擬變?yōu)閷?shí)體而帶來(lái)價(jià)值量的大幅提升，另一方面也會(huì)帶來(lái)存貨、供應(yīng)鏈等新問(wèn)題。具體而言，在傳統(tǒng)的賣(mài)IP方式下，芯片IP廠商向使用芯片IP的設(shè)計(jì)公司收取版稅，如2分錢(qián)/個(gè)，毛利率接近100%，而在芯粒模式下，芯片IP廠商向芯片設(shè)計(jì)公司銷(xiāo)售同樣功能的Chiplet，如2毛錢(qián)/個(gè)，毛利率則降低至30%，但毛利變?yōu)?分錢(qián)/個(gè)。

放眼整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈，我國(guó)不僅擁有數(shù)量眾多、規(guī)模較大的封裝企業(yè)，更擁有華峰測(cè)控、長(zhǎng)川科技等測(cè)試企業(yè)以及同樣規(guī)模龐大的ABF、PCB載板企業(yè)，在相對(duì)完整且龐大的產(chǎn)業(yè)鏈企業(yè)支持下，芯片IP企業(yè)完全有了轉(zhuǎn)向的基礎(chǔ)，憑借整體生態(tài)企業(yè)協(xié)同互補(bǔ)，足以同ARM、SST等芯片IP設(shè)計(jì)巨頭一爭(zhēng)高下。

需要注意的是，Chiplet并非“靈丹妙藥”，也無(wú)法規(guī)避?chē)?guó)內(nèi)外先進(jìn)制程的差距，核心的邏輯計(jì)算單元仍然依賴(lài)于先進(jìn)制程來(lái)提升性能。與所有新技術(shù)一樣，Chiplet也面臨不少挑戰(zhàn)，受限于不同架構(gòu)、不同制造商生產(chǎn)的die之間的互聯(lián)接口和協(xié)議的不同，設(shè)計(jì)者必須考慮到工藝制程、封裝技術(shù)、系統(tǒng)集成、擴(kuò)展等諸多復(fù)雜因素。同時(shí)還要滿(mǎn)足不同領(lǐng)域、不同場(chǎng)景對(duì)信息傳輸速度、功耗等方面的要求，使得Chiplet的設(shè)計(jì)過(guò)程異常艱難。

我國(guó)擁有全球排名第七的半導(dǎo)體IP授權(quán)服務(wù)提供商