孫晨 王家明 龐軼環(huán) 夏俊 金駿

1.上海航天電子技術(shù)研究所；2.上海衛(wèi)星工程研究所

隨著衛(wèi)星通信信息速率不斷提高，高中頻信號的應(yīng)用越來越廣泛。DAC的采樣頻率限制了中頻信號頻率的提高。B9122RH是具有抗輻照指標(biāo)的雙通道16位高動態(tài)數(shù)模轉(zhuǎn)換芯片，采樣頻率可達(dá)1GSPS，具有針對直接變頻傳輸應(yīng)用進(jìn)行優(yōu)化的特性。本文給出了B9122RH超奈奎斯特采樣頻率生成寬帶高中頻信號的設(shè)計(jì)方法，并提出第二奈奎斯特域頻譜翻轉(zhuǎn)和寬帶信道增益平坦度補(bǔ)償解決方案。經(jīng)過系數(shù)補(bǔ)償后，100MHz的帶寬內(nèi)信號平坦度由4dB改善至0.7dB以內(nèi)，為B9122RH數(shù)模轉(zhuǎn)換芯片超奈奎斯特頻率產(chǎn)生寬帶高頻信號提供設(shè)計(jì)思路。

數(shù)/模轉(zhuǎn)換器是一種將數(shù)字量信號轉(zhuǎn)換為模擬量的器件，簡稱DAC。做為星上通信系統(tǒng)中的關(guān)鍵器件，DAC用于將信號處理模塊輸出的數(shù)字信號轉(zhuǎn)換為模擬中頻信號，并送入射頻通道進(jìn)行變頻、放大和發(fā)射。隨著衛(wèi)星通信速率的不斷提高，中頻信號頻率限制了信息速率與中頻的相對帶寬，同時(shí)過高的相對帶寬會提高通帶內(nèi)頻譜特性的不平坦度。為解決上述問題，星上通信系統(tǒng)的中頻信號頻率不斷提高，DAC采樣頻率也隨之提高。

對于高中頻數(shù)模轉(zhuǎn)換電路，其中一個(gè)設(shè)計(jì)難點(diǎn)就是DAC的高采樣率問題。以一個(gè)中頻600MHz，帶寬100MHz的高中頻信號為例，如果DAC采用奈奎斯特頻率采樣，考慮輸出濾波特性，采樣率則需要達(dá)到1.5GHz以上，這對DAC的采樣電路有著很高的要求。

本文的論述是基于FPGA的B9122RH數(shù)模轉(zhuǎn)換電路設(shè)計(jì)與驗(yàn)證，該電路主要應(yīng)用于某星上寬帶擴(kuò)跳頻通信產(chǎn)品，在800MHz的采樣頻率條件下，超奈奎斯特采樣頻率生成下行帶寬100MHz、中心頻率600MHz的寬帶擴(kuò)跳頻中頻信號。在FPGA內(nèi)實(shí)現(xiàn)信號調(diào)制，并通過對跳頻載波進(jìn)行分段系數(shù)補(bǔ)償，提高100MHz帶寬內(nèi)信號平坦輸出。

1 芯片的主要性能特點(diǎn)

1.1 B9122RH主要性能

B9122RH是北京微電子研究所研制的一款具有抗輻照特性、雙通道、16位分辨率、高動態(tài)國產(chǎn)數(shù)模轉(zhuǎn)換器，采樣頻率高達(dá)1GSPS，可應(yīng)用于數(shù)字中頻合成、寬帶通信等。采用3.3V和1.8V的雙電源供電。該電路集成了數(shù)字中頻調(diào)制以及增益與失調(diào)補(bǔ)償，滿量程輸出電流可以在9mA至30mA范圍內(nèi)進(jìn)行配置，同時(shí)提供可變的帶寬設(shè)置和可選的半帶插值濾波功能。2路數(shù)據(jù)通道可通過配置實(shí)現(xiàn)1路或2路輸入和輸出。器件內(nèi)置了的32位高分辨率NCO，可以簡化頻率設(shè)置。器件控制接口采用SPI（Serial Periperal Interface）串行數(shù)據(jù)輸入方式，提供方便的參數(shù)設(shè)置功能，可以根據(jù)產(chǎn)品需求，通過對內(nèi)部寄存器的操作選擇不同的應(yīng)用模式。

1.2 引腳功能

B9122RH主要引腳功能介紹如表1所示。

表1 B9122RH 的主要引腳功能Tab.1 Pine function description of B9122RH

2 超奈奎斯特頻率產(chǎn)生寬帶高中頻的設(shè)計(jì)和分析

根據(jù)奈奎斯特頻率采樣定律，DAC數(shù)模轉(zhuǎn)換電路輸出信號的頻率范圍一般限制在直流與采樣時(shí)鐘頻率的1/2之間[1]。奈奎斯特器件同時(shí)會產(chǎn)生鏡像頻譜信號，其頻率可超過1/2采樣時(shí)鐘，為有限采樣時(shí)鐘下高中頻的產(chǎn)生提供了可能。在fs采樣時(shí)鐘下，DAC轉(zhuǎn)換芯片產(chǎn)生的直流至0.5fs的頻率范圍（又稱第一奈奎斯特域）內(nèi)的信號稱為基頻信號。0.5fs～1fs頻率范圍（又稱第二奈奎斯特域）內(nèi)輸出信號是與基頻信號對0.5fs的鏡像信號。對于超奈奎斯特頻率輸出的有用鏡像信號，可以采用帶通濾波器抑制無用的基頻和其他鏡頻[2]。

需要注意的是，在偶數(shù)奈奎斯特頻域中，鏡像信號對于基頻信號的頻譜是翻轉(zhuǎn)的。如果DA采集的信號是已經(jīng)調(diào)制過后的信號，則會受到頻譜翻轉(zhuǎn)的影響?？梢栽谏漕l通道采用高本振的變頻方式，變頻的同時(shí)通過頻譜再翻轉(zhuǎn)調(diào)整過來。如果射頻通道不能做高本振變頻，則可以在DA采集前的基帶信號將數(shù)字信號進(jìn)行預(yù)翻轉(zhuǎn)，以抵消偶數(shù)奈奎斯特域的頻譜翻轉(zhuǎn)特性。

2.1 硬件設(shè)計(jì)

以某跳擴(kuò)頻信號通過DAC生成寬帶高中頻為例， FPGA產(chǎn)生的100MHz的寬帶零中頻基帶信號，通過FPGA控制B9122RH工作在相應(yīng)模式，利用DAC時(shí)鐘自帶的鎖相倍頻功能，將基帶搬移至中心頻率600MHz進(jìn)行輸出。實(shí)現(xiàn)該數(shù)模轉(zhuǎn)換轉(zhuǎn)換和變頻功能的原理框圖如圖1所示。具體過程為：首先FPGA通過SPI接口對B9122RH相應(yīng)控制寄存器進(jìn)行配置文件的讀寫，并將基帶信號送入B9122RH芯片16位的數(shù)字接口[3]；B9122RH對送入的時(shí)鐘進(jìn)行鎖相倍頻，用于產(chǎn)生800MHz采樣速率fDAC和1.6GHz的fvcxo。

圖1 通信平臺發(fā)射中頻原理框圖Fig.1 Schematic diagram of communication transmission

2.2 芯片配置

以B9122RH生成中心頻率600MHz帶寬100MHz的擴(kuò)跳頻中頻信號為例。FPGA數(shù)字基帶信號，數(shù)據(jù)速率為200MHz，DAC參考時(shí)鐘400MHz，經(jīng)過內(nèi)部時(shí)鐘倍頻電路生成800MHz的采樣頻率。

圖2給出了數(shù)字?jǐn)?shù)據(jù)路徑的功能框圖。數(shù)字處理包括預(yù)調(diào)制模塊、三個(gè)半帶插值濾波器和NCO正交調(diào)制器，相位和失調(diào)調(diào)整模塊，以及反sinc濾波器。本應(yīng)用只使用了半帶插值濾波器1和半帶插值濾波器2，在最簡配置下完成了頻譜的搬移和濾波。具體流程如下：數(shù)據(jù)速率為200Mhz的數(shù)字中頻經(jīng)過半帶插值濾波器1和半帶插值濾波器2，輸出信號范圍550MHz～650MHz[4]。具體配置信息如表2所示。

表2 B9122RH的配置信息Tab.2 Configuration of B9122RH

圖2 數(shù)據(jù)路徑框圖Fig.2 Diagram of data flow path

2.3 超奈奎斯特寬帶中頻生成的可行性分析

通過表2可知，F(xiàn)PGA進(jìn)入B9122RH的數(shù)據(jù)速率為200MHz，經(jīng)過B9122RH后的輸出結(jié)果：中心頻率fcenter為600MHz。超奈奎斯特頻率生成寬帶中頻信號，需要解決如下問題：（1）設(shè)置合適的插值濾波器，進(jìn)行變頻和通帶濾波；（2）第二奈奎斯特域的頻譜翻轉(zhuǎn)；（3）寬帶信號的增益平坦度補(bǔ)償；（4）設(shè)置下行功率電平。

2.3.1 插值濾波器帶寬

本應(yīng)用方案未使用預(yù)調(diào)制和NCO，2個(gè)半帶濾波器提供400MHz變頻，生成600MHz的高中頻信號。插值濾波器1的可用信號帶寬為FBW1=0.8×fIN1=160MHz，通帶范圍140～260MHz；插值濾波器2的可用信號帶寬為FBW2=0.5×fIN2=200MHz，通帶范圍500～700MHz；FPGA提供給DAC的信號帶寬為100MHz，小于插值濾波器的FBW1和FBW2，信號可以過插值濾波器。

2.3.2 鏡頻輸出調(diào)制信號的頻譜翻轉(zhuǎn)

由于輸出的信號中心頻率為600MHz，處于采樣頻率800MHz的第二奈奎斯特域，為基波信號的鏡頻，頻譜較基帶數(shù)字信號發(fā)生了翻轉(zhuǎn)。因此，射頻通道采用高本振變頻的方案，將頻譜進(jìn)行再次翻轉(zhuǎn)，使得最終輸出的射頻信號頻譜正常。高本振變頻電路原理框圖如圖3所示。

圖3 高本振變頻原理框圖Fig.3 Schematic diagram of frequency conversion with high local oscillator

2.3.3 寬帶信號的增益平坦度補(bǔ)償

由于在800MHz采樣頻率的工作范圍內(nèi)，擴(kuò)跳頻信號在100MHz帶寬內(nèi)進(jìn)行約20000Hop/s的跳頻，DAC輸出通帶受Sinc響應(yīng)和低通效應(yīng)影響，使得DAC輸出能量在通帶內(nèi)不同的跳頻點(diǎn)而不同。經(jīng)實(shí)測，在現(xiàn)有設(shè)計(jì)下，如不在基帶進(jìn)行增益補(bǔ)償，100MHz信號帶寬增益不平坦度可達(dá)4dB，射頻通道功率檢波電壓跳動明顯。為改善輸出信號的帶內(nèi)增益平坦度，在FPGA對跳頻信號的載波進(jìn)行分段查找表映射。100MHz擴(kuò)跳頻信號內(nèi)有80MHz帶寬的跳頻載波頻段。以10MHz頻帶為單位，將載波頻段分為8段，通過系數(shù)調(diào)整不同頻點(diǎn)的載波能力。假設(shè)在未補(bǔ)償前，測試X段的f0x的電平能量的Px。最高頻段08的f08電平能量為P8。

各頻段的載波調(diào)整系數(shù)可由公式（1）求得。

通過將100M帶寬內(nèi)的多個(gè)跳頻點(diǎn)載波分成如表3所示的8段，在基帶調(diào)制前對載波能量進(jìn)行相應(yīng)的系數(shù)調(diào)整，可以將中頻寬帶信號的不平坦度優(yōu)化至0.7dB以內(nèi)，明顯改善寬帶信號的通帶增益平坦特性。

表3 載波分段調(diào)整系數(shù)表Tab.3 Adjustment factor table of carrier segmentation

2.3.4 下行輸出功率調(diào)整

由于寬帶信號跳頻載波系數(shù)調(diào)整是將強(qiáng)電平的低頻段載波幅值頻乘以小于1的系數(shù)，使之與低電平的高頻段載波幅值一致，以實(shí)現(xiàn)整個(gè)信號帶寬內(nèi)的增益平坦。不可避免的造成通帶內(nèi)積分能量的下降。為使得下行功率滿足設(shè)計(jì)要求，可以使用B9122RH的電流調(diào)整功能，根據(jù)公式（2）通過配置寄存器設(shè)置DACgain增益參數(shù)，在8.6mA和31.6mA范圍內(nèi)調(diào)整DAC滿量程電流。對最終輸出電平進(jìn)行調(diào)整。

3 方案驗(yàn)證

按照圖3通信平臺發(fā)射中頻原理結(jié)構(gòu)完成相關(guān)電路設(shè)計(jì)后，對利用DAC的第二奈奎斯特域生成寬帶高中頻的設(shè)計(jì)方案進(jìn)行驗(yàn)證。本方案FPGA采用Xilinx的XC7V690T。在FPGA生成100MHz帶寬、200MHz數(shù)據(jù)速率的擴(kuò)跳頻數(shù)字信號，通過B9122RH進(jìn)行數(shù)模轉(zhuǎn)換后生成600MHz高中頻信號，并接入頻譜儀進(jìn)行測試。單板實(shí)物圖如圖4所示。

圖4 B9122RH實(shí)物驗(yàn)證圖Fig.4 B9122RH verification picture

對基帶對增益補(bǔ)償前后的DAC輸出寬帶平坦度進(jìn)行對比。如圖5、圖6所示，B9122RH輸出了中心頻率為600MHz，帶寬為100MHz的寬帶高中頻信號。在基帶調(diào)制前對載波能量進(jìn)行系數(shù)調(diào)整前后，增益平坦度可由4dB改善至0.7dB以內(nèi)。驗(yàn)證了上述設(shè)計(jì)方案的可行性。

圖5 系數(shù)調(diào)整前DAC輸出頻譜Fig.5 DAC spectrum before factor adjustment

圖6 系數(shù)調(diào)整后DAC輸出頻譜Fig.6 DAC spectrum after factor adjustment

4 結(jié)語

本文提出了一種基于B9122RH高速數(shù)模轉(zhuǎn)換芯片，通過工作在第二奈奎斯特頻率產(chǎn)生寬帶高中頻的設(shè)計(jì)應(yīng)用方案，并給出了插值濾波器濾波和頻譜搬移、鏡頻信號的頻譜翻轉(zhuǎn)和寬帶增益不平坦度補(bǔ)償?shù)脑O(shè)計(jì)方法，通過平臺實(shí)測驗(yàn)證了該設(shè)計(jì)的可行性和有效性。