超載

從CPU（圖1）的名稱中央處理器就可以看出，它是整個(gè)電腦的核心，不過這個(gè)核心是如何工作的，它們除了頻率還有什么差異？這些問題恐怕在很多評(píng)測(cè)中也少有提及，CPU的運(yùn)算能力究竟是因何而生。今天，筆者就和大家分享一些關(guān)于CPU是如何計(jì)算的，它們又是如何工作的知識(shí)。

CPU其實(shí)是縮寫，全稱為Central Processing Unit，它的功能作用就是“翻譯”電腦的指令

根據(jù)這些指令處理計(jì)算機(jī)中軟件生成的數(shù)據(jù)并輸出結(jié)果。所謂的電腦可編程性，其實(shí)主要就是指CPU的編程能力。在上世紀(jì)70年代之前，CPU是由多個(gè)獨(dú)立單元構(gòu)成的，而不是像今天這樣一顆芯片。當(dāng)集成電路（圖2）普及后，元件大幅度“微縮”到一起，成了一塊小小的芯片，這也就是所謂的“微處理器”由來。

現(xiàn)代CPU的“核心”

筆者這里提及的“核心”不是現(xiàn)今通常意義上的核心，而是CPU的主要組成部分：控制單元、整數(shù)邏輯單元、浮點(diǎn)運(yùn)算器（圖3）。任何一款CPU，實(shí)際上都離不開這三個(gè)單元，無論CPU的框架設(shè)計(jì)如何變化，增加多少技術(shù)，這三個(gè)基本構(gòu)成是不會(huì)改變的。

那么，這三個(gè)構(gòu)成CPU的基本單元究竟都有什么作用呢？控制單元簡(jiǎn)稱CU（圖4），是Control Unit的縮寫，它的作用其實(shí)可以被看做是一個(gè)“協(xié)調(diào)者”，負(fù)責(zé)協(xié)調(diào)指令的執(zhí)行。諸如寄存器、算術(shù)邏輯單元、指令寄存器、總線、甚至包括CPU外部的輸入輸出，都要依靠控制單元的協(xié)調(diào)管理。

當(dāng)有需要執(zhí)行的命令“發(fā)送到”CPU，第一個(gè)“接收者”就是控制單元，由其分配工作給不同的單元，例如整數(shù)邏輯單元、浮點(diǎn)運(yùn)算器等等。

整數(shù)邏輯單元又是做什么的呢？整數(shù)邏輯單元簡(jiǎn)稱ALU，是Arithmetic LogicUnit的縮寫，一如其名，它的作用就是進(jìn)行算術(shù)、邏輯計(jì)算的。簡(jiǎn)單點(diǎn)理解，例如加法、減法等等計(jì)算工作，都是由整數(shù)邏輯單元來完成的。到實(shí)際的應(yīng)用層面，例如我們的壓縮、解壓縮文件、計(jì)算機(jī)進(jìn)程的調(diào)度，編譯器語法分析、游戲的AI處理……諸如此類的計(jì)算工作，都是由整數(shù)邏輯單元負(fù)責(zé)。

至于浮點(diǎn)運(yùn)算器，它的簡(jiǎn)稱為FPU，是Floating Point Unit的縮寫，早期曾經(jīng)是和CPU并立的獨(dú)立芯片（圖5）。浮點(diǎn)運(yùn)算單元主要影響CPU的科學(xué)計(jì)算性能，如流體力學(xué)、量子力學(xué)等，而更貼近我們?nèi)粘Ｄ芤姷降膽?yīng)用就是多媒體相關(guān)的應(yīng)用，如音視頻的編解碼、圖像處理等操作。

一般針對(duì)CPU的評(píng)測(cè)中，像AIDA 64、Super Pi、wPrime、Fritz Chess Benchmark（圖6）、GeekBench、WinRAR、7-zip、CPU Passmark等軟件，都是盡力在“挖掘”CPU的浮點(diǎn)、整數(shù)運(yùn)算性能，用它來衡量CPU的性能優(yōu)劣。

CPU對(duì)游戲的影響

我們直接了當(dāng)一點(diǎn)，游戲是首當(dāng)其沖考驗(yàn)電腦性能的一個(gè)“法寶”，而且不止是顯卡，CPU時(shí)至今日都對(duì)游戲性能高低有著決定性的作用。首先，CPU承擔(dān)著電腦的任務(wù)進(jìn)程分配，如果游戲的優(yōu)化不好，會(huì)進(jìn)行頻繁的進(jìn)程調(diào)用申請(qǐng)，這樣極度消耗CPU的資源。而且，現(xiàn)在的游戲引擎不僅僅要針對(duì)畫面優(yōu)化，在AI方面同樣是游戲引擎的重要方向。舉個(gè)例子，游戲中的NPC（Non-Player Character，電腦控制的游戲角色或者事物）要做什么、會(huì)做什么，會(huì)有什么樣的行為（圖7），這些，現(xiàn)在都是依靠AI計(jì)算獲得的。而AI計(jì)算的主力，并非是顯卡，而是CPU。

此外，可能大家不太了解的事情是，目前游戲的反盜版機(jī)制，在游戲的運(yùn)行過程中，會(huì)頻繁的加密、驗(yàn)證，這些都會(huì)消耗浮點(diǎn)運(yùn)算性能，也就是CPU的性能。所以這也是為什么較老規(guī)格的電腦會(huì)在運(yùn)行游戲時(shí)幀率不高的原因，即便它擁有一塊性能不錯(cuò)的顯卡，也無濟(jì)于事。

顯然，無論是整數(shù)運(yùn)算還是浮點(diǎn)運(yùn)算，CPU都是必不可少的計(jì)算單元，輔以控制器的調(diào)度，才能形成一個(gè)完整的計(jì)算。無論CPU的架構(gòu)如何變化，這些基本的概念依舊存在，而且，隨著應(yīng)用的發(fā)展變化，浮點(diǎn)運(yùn)算的能力強(qiáng)弱，甚至一度決定了CPU的評(píng)價(jià)。

浮點(diǎn)運(yùn)算的重要性

雖然芯片都是邏輯電路，但是早期的CPU還是很簡(jiǎn)陋的，前面已經(jīng)提到，浮點(diǎn)計(jì)算單元早期以協(xié)處理器的形式存在，一臺(tái)沒有浮點(diǎn)處理能力的電腦性能極差，但是限于當(dāng)時(shí)的技術(shù)能力，還做不到一顆CPU就擁有浮點(diǎn)計(jì)算能力的程度。例如Intel在生產(chǎn)8086、8088 CPU的同時(shí)，還推出了一款8087協(xié)處理器產(chǎn)品。這種情況一直持續(xù)到487 SX（圖8），最終才在80486DX CPU上，第一次將浮點(diǎn)計(jì)算單元集成到內(nèi)部。

現(xiàn)在的CPU不僅僅是擁有浮點(diǎn)運(yùn)算單元那么簡(jiǎn)單，還通過SIMD技術(shù)實(shí)現(xiàn)了并行計(jì)算。所謂SIMD，即SingleInstruction Multiple Data單指令多數(shù)據(jù)流，單指令流多數(shù)據(jù)流技術(shù)其實(shí)是一個(gè)控制器控制多個(gè)平行的處理微元，例如英特爾的MMX或SSE，以及AMD的3D Now！指令集，都屬于S I M D 范疇。當(dāng)你使用CPU-Z這類軟件查看CPU信息時(shí)，你會(huì)看到很多指令集，例如MMX、3DNow！、S S E ～S S E4 .1、AV X等等（圖9），這些都是屬于SIMD范疇的。

正是因?yàn)楦↑c(diǎn)運(yùn)算的存在，讓我們的電腦在應(yīng)用中表現(xiàn)愈發(fā)出色，而且不止是CPU，顯卡的浮點(diǎn)運(yùn)算能力更是突出，甚至遠(yuǎn)超CPU。但是這又引來另一個(gè)問題，既然顯卡的浮點(diǎn)運(yùn)算能力這么強(qiáng)大，為何CPU還要保留浮點(diǎn)運(yùn)算呢？這里就要提到一個(gè)失敗的例子了。2011年AMD發(fā)布了一個(gè)全新的CPU架構(gòu)推土機(jī)架構(gòu)（Bulldozer），它最大的特點(diǎn)是放棄了通常意義上一個(gè)核心中，擁有一整套整數(shù)邏輯單元+浮點(diǎn)運(yùn)算單元的組合方式，改成了兩個(gè)核心共享一個(gè)浮點(diǎn)運(yùn)算單元的方式（圖10），然后，將自家優(yōu)秀的顯卡核心集成到CPU中，以期用顯卡的強(qiáng)悍浮點(diǎn)性能，最終增強(qiáng)整體的性能表現(xiàn)。然而，這個(gè)框架極為失敗，也讓AMD經(jīng)歷了絕無僅有的“暗淡時(shí)光”，CPU整數(shù)性能不弱，但綜合性能孱弱的令人發(fā)指——這和其奇思妙想的兩核心共用一套浮點(diǎn)運(yùn)算單元有離不開的關(guān)系。

而且，顯卡的浮點(diǎn)性能強(qiáng)大是相對(duì)的，CPU的浮點(diǎn)運(yùn)算能力比不過顯卡也是有原因的——顯卡更擅長(zhǎng)大規(guī)模并行計(jì)算（圖11），舉個(gè)簡(jiǎn)單的例子，如果說CPU的浮點(diǎn)計(jì)算是幾個(gè)數(shù)學(xué)家在解高階方程式，那么顯卡的浮點(diǎn)運(yùn)算就是一群學(xué)生在做加減乘除的基礎(chǔ)運(yùn)算，更注重規(guī)模效應(yīng)。

CPU計(jì)算還需要這些

計(jì)算好或者待計(jì)算的數(shù)據(jù)，究竟如何“輸入、輸出”呢？這就需要用到寄存器了。

它實(shí)際是一個(gè)用來存儲(chǔ)輸出數(shù)據(jù)的單元，而且它是一個(gè)中間數(shù)據(jù)的“轉(zhuǎn)存站”。它擁有有限存貯容量的高速存貯部件，它們可用來暫存指令、數(shù)據(jù)和位址。在中央CPU的控制部件中，包含的寄存器有指令寄存器（IR）和程序計(jì)數(shù)器（PC）。在中央CPU的算術(shù)及邏輯部件中，包含的寄存器有累加器（ACC）。

這些數(shù)據(jù)通過寄存器之后按理應(yīng)該是輸出到內(nèi)存中的，但實(shí)際因?yàn)樗俣戎g的差異過大，不得不進(jìn)一步“緩沖”一下，這便有了緩存的存在。緩存英文為Cache，全稱是高速緩沖存儲(chǔ)器，它是CPU與主內(nèi)存間的一種容量較小但速度很高的存儲(chǔ)器（圖12）。由于CPU的速度遠(yuǎn)高于主內(nèi)存，CPU直接從內(nèi)存中存取數(shù)據(jù)要等待一定時(shí)間周期，緩存中保存著CPU剛用過或循環(huán)使用的一部分?jǐn)?shù)據(jù)，當(dāng)CPU再次使用該部分?jǐn)?shù)據(jù)時(shí)可從緩存中直接調(diào)用，這樣就減少了CPU的等待時(shí)間，提高了系統(tǒng)效率。

當(dāng)CPU需要調(diào)用數(shù)據(jù)的時(shí)候，它會(huì)先到緩存（圖13）中去尋找，如果數(shù)據(jù)因之前的操作已經(jīng)讀取而被暫存其中，就不需要再從隨機(jī)存取存儲(chǔ)器中讀取數(shù)據(jù)——由于CPU的運(yùn)行速度一般比主內(nèi)存的讀取速度快，主存儲(chǔ)器周期（訪問主存儲(chǔ)器所需要的時(shí)間）為數(shù)個(gè)時(shí)鐘周期。因此若要訪問主內(nèi)存的話，就必須等待數(shù)個(gè)CPU周期從而造成浪費(fèi)。

提供“緩存”的目的是為了讓數(shù)據(jù)訪問的速度適應(yīng)CPU的處理速度，其原理是內(nèi)存中“程序執(zhí)行與數(shù)據(jù)訪問的局域性行為”，即一定程序執(zhí)行時(shí)間和空間內(nèi)，被訪問的代碼集中于一部分。為了充分發(fā)揮緩存的作用，不僅依靠“暫存剛剛訪問過的數(shù)據(jù)”，還要使用硬件實(shí)現(xiàn)的指令預(yù)測(cè)與數(shù)據(jù)預(yù)取技術(shù)——盡可能把將要使用的數(shù)據(jù)預(yù)先從內(nèi)存中取到緩存里（圖14）。

而且，為了進(jìn)一步提高性能，緩存被分成指令和數(shù)據(jù)分區(qū)兩個(gè)部分，而且還會(huì)分級(jí)，即我們常常講到的CPU一、二、三級(jí)緩存。尤其是多核心時(shí)代，一級(jí)緩存幾乎是各個(gè)CPU核心的專用緩存，二次級(jí)緩存則是多核心共享的結(jié)構(gòu)，用以進(jìn)一步提高性能（圖15）。

時(shí)鐘頻率

時(shí)鐘頻率，英文Clock Rate，意即同步電路中時(shí)鐘的基礎(chǔ)頻率，它以“每秒時(shí)鐘周期”（Clock Cycles PerSecond）來度量，量度單位采用Hz（圖16）。

CPU的時(shí)鐘頻率通常是由晶體振蕩器的頻率決定的。在一個(gè)時(shí)鐘脈沖后，CPU的信號(hào)線需要時(shí)間穩(wěn)定它的新狀態(tài)。如果上一個(gè)脈沖的信號(hào)還沒有處理完成，而下一個(gè)時(shí)鐘脈沖來的太快（在所有信號(hào)線完成從0到1或者從1到0的轉(zhuǎn)換前），就會(huì)產(chǎn)生錯(cuò)誤的結(jié)果。芯片制造商制定了“最高時(shí)鐘頻率”的規(guī)范，并且在出售芯片之前對(duì)它們進(jìn)行測(cè)試確保它們符合“最高時(shí)鐘頻率”的規(guī)范。測(cè)試將執(zhí)行最復(fù)雜的指令，處理最復(fù)雜的數(shù)據(jù)模型確定使用的最長(zhǎng)處理時(shí)間（測(cè)試在最合適的電壓和穩(wěn)定保證CPU在最低性能下運(yùn)行），保證最高時(shí)鐘頻率時(shí)不會(huì)發(fā)生沖突。

因此，早年間時(shí)鐘頻率幾乎是唯一評(píng)判CPU性能的依據(jù)，例如1990年代，大多數(shù)電腦的性能如何判斷快慢，主要就依靠CPU頻率，100MHz就是比90MHz的CPU性能快。時(shí)至今日它依然是判斷CPU性能的重要標(biāo)準(zhǔn)之一，但不是唯一了。

多核心

讓更多的核心參與到計(jì)算中來用以提高系統(tǒng)性能，是近年來CPU的“標(biāo)準(zhǔn)配置”，單核心CPU早已走入歷史舞臺(tái)。多核心CPU的開端其實(shí)要追溯到2000年，當(dāng)時(shí)IBM發(fā)布了Power4CPU，這是世界上第一個(gè)雙核心CPU產(chǎn)品（圖17）。由于多核心CPU具有高主頻、設(shè)計(jì)和驗(yàn)證周期短、控制邏輯簡(jiǎn)單、擴(kuò)展性好、易于實(shí)現(xiàn)、功耗低和通信延遲低等優(yōu)點(diǎn)，因此它得以迅速成為CPU“標(biāo)配”。此外，多核心CPU還能充分利用不同應(yīng)用的指令級(jí)并行和線程級(jí)并行，具有較高線程級(jí)并行性的應(yīng)用可以很好地利用這種結(jié)構(gòu)來提高性能。

但是，如何發(fā)揮多核心CPU的性能，還需要軟件優(yōu)化，比如有些應(yīng)用可以最大限度調(diào)度所有CPU核心參與到計(jì)算中（圖18），而部分應(yīng)用只會(huì)調(diào)用到4至6個(gè)核心，所以，單一核心的絕對(duì)性能依舊是當(dāng)前最重要的。

超線程

然而這還不夠，如何讓每一份電力供應(yīng)都能轉(zhuǎn)換為性能，讓CPU的工作盡可能“滿坑滿谷”，提高執(zhí)行效率一直是人們的追求。一般來說，單個(gè)時(shí)間單位內(nèi)，一個(gè)CPU核心一次只能執(zhí)行一個(gè)線程的工作。如果想并行工作，提升效率，似乎只能是使用更多的核心。這樣一來效率并不是很高，如何進(jìn)一步“壓榨”CPU呢？那就要使用超線程技術(shù)了。超線程技術(shù)說簡(jiǎn)單一些，就是在單位時(shí)間內(nèi)，一個(gè)核心可以處理兩個(gè)線程的工作（圖19），單核心模擬雙核心執(zhí)行雙線程運(yùn)作，用以提升執(zhí)行效率。

英特爾在奔騰CPU上就開始引入超標(biāo)量、亂序執(zhí)行、大量的寄存器及寄存器重命名、多指令解碼器、預(yù)測(cè)執(zhí)行等特性，這些特性的原理是讓CPU擁有大量資源，并可以預(yù)先執(zhí)行及平行執(zhí)行指令，以增加指令執(zhí)行效率，可是在現(xiàn)實(shí)中這些資源經(jīng)常閑置。為了盡可能的利用CPU資源，于是在現(xiàn)有單核心的基礎(chǔ)上，只增加必要的資源，讓閑置的CPU核心資源模擬第二個(gè)線程（圖20），這就是超線程的由來。這個(gè)必要的資源其實(shí)非常少，只是在一個(gè)核心內(nèi)增加一個(gè)邏輯CPU單元，而整數(shù)邏輯單元、浮點(diǎn)運(yùn)算器、緩存依舊共享同一個(gè)核心資源。

CPU性能的第一要素

衡量CPU性能究竟是看主頻還是看核心？都不是，而是一個(gè)計(jì)算公式—— CPU性能=IPC×頻率。IPC即Instruction PerClock，意為每周期指令（圖21）。這個(gè)指標(biāo)是衡量CPU性能最直觀的體現(xiàn)，它是指每個(gè)時(shí)鐘周期執(zhí)行的平均指令數(shù)。

CPU在執(zhí)行指令的時(shí)候，一共分為三個(gè)步驟，即“獲取指令（Fet ch）”“譯碼（Decode）”“指令執(zhí)行（Execute）”（圖22）。大致的工作原理是這樣的，在獲取指令階段，CPU的寄存器中找到對(duì)應(yīng)的指令地址，然后根據(jù)指令地址從內(nèi)存中把具體的指令加載到寄存器中，并準(zhǔn)備未來執(zhí)行下一條指令;剛剛加載到寄存器中的指令這個(gè)時(shí)候會(huì)由CPU控制單元進(jìn)行的解析，“翻譯”成對(duì)應(yīng)的操作執(zhí)行，然后確定要操作哪些寄存器、數(shù)據(jù)或者內(nèi)存地址，用以后續(xù)執(zhí)行操作;到了指令執(zhí)行階段，這些操作會(huì)指派給整數(shù)邏輯單元操作。這樣一個(gè)“三部曲”的操作流程，電腦完成運(yùn)行代碼所需的機(jī)器級(jí)指令的數(shù)量，在同一個(gè)時(shí)鐘周期內(nèi)，能夠執(zhí)行多少次“三部曲”就是IPC的意義所在。此時(shí)，CPU的性能判斷也就有了依據(jù)，用這個(gè)IPC數(shù)乘以×頻率就可以得到CPU的性能。例如，同樣是4GHz的兩個(gè)CPU，其中一個(gè)的IPC性能提升了15%，則整體性能要比另一個(gè)提升15%。我們都知道CPU的制程工藝很大程度上決定著性能，主要作用就是在盡可能小的體積下容納更多的積體電路，通過更多的積體電路來提升IPC性能;同時(shí)在更先進(jìn)的制程工藝下，可以控制功耗的同時(shí)，穩(wěn)定CPU的高頻運(yùn)作。所以，CPU的性能實(shí)際上要綜合來看，而不是單純的依靠頻率、核心數(shù)量來確定它的性能。

CPU的異構(gòu)崛起？

CPU增強(qiáng)性能的方法其實(shí)不止提升IPC性能，例如我們之前也提到過的緩存，如果能夠增加緩存自然也能提升性能——數(shù)據(jù)交互能力越強(qiáng)，CPU的處理效率就越高。例如，AMD的銳龍7 5800X3DCPU就是這樣來提升性能的。這里就要提到一個(gè)名為3DV-Cache堆疊緩存的技術(shù)了。

簡(jiǎn)單說，在原有Zen3架構(gòu)的基礎(chǔ)上，為每個(gè)CCD計(jì)算芯片上堆疊64MB SRAM作為額外的三級(jí)緩存（圖23），加上原本就有的32B，合計(jì)達(dá)96MB。之所以采用這個(gè)3DV-Cache堆疊緩存技術(shù)，是為了在最小的成本提升情況下，進(jìn)一步擴(kuò)展緩存容量，通過垂直堆疊（可以簡(jiǎn)單理解為在芯片內(nèi)部堆疊到CPU核心之上，但并不是在CPU核心之中，這樣有助于控制成本）這樣的方式提升CPU的數(shù)據(jù)緩存交互能力。

經(jīng)過這樣一個(gè)簡(jiǎn)單的設(shè)計(jì)，銳龍75800X3D對(duì)比銳龍9 5900X在1080P高畫質(zhì)下游戲幀率平均提升15%左右，例如《看門狗》最高達(dá)到了40%;《Far Cry 6》、《戰(zhàn)爭(zhēng)機(jī)器5》、《最終幻想14》等則可以提升20%的性能。顯然， 擴(kuò)大緩存帶來的性能提升，一點(diǎn)也不亞于提升核心計(jì)算單元的能力——其實(shí)，電腦經(jīng)過這么多年的發(fā)展，數(shù)據(jù)瓶頸問題一直存在，這也是制約系統(tǒng)性能的一個(gè)重要癥結(jié)，甚至要比優(yōu)化CPU的計(jì)算能力重要。

除了AMD，英特爾也對(duì)CPU的設(shè)計(jì)上有著另一個(gè)思路——異構(gòu)設(shè)計(jì)，要注意的是，其設(shè)計(jì)更偏向于如今ARM架構(gòu)CPU的特點(diǎn)，與早期GPU+CPU的異構(gòu)計(jì)算架構(gòu)有區(qū)別。例如12代酷睿CPU將核心分為性能核心和能效核心（圖24）。那么，它們的結(jié)構(gòu)區(qū)別在哪里呢？先說說這個(gè)能效核心。能效核心的最顯著特點(diǎn)就是后端執(zhí)行能力增強(qiáng)，尤其是整數(shù)邏輯單元的計(jì)算能力（浮點(diǎn)運(yùn)算部分也有一定提升），而功耗也能被控制在一個(gè)合理的范圍區(qū)間，這也是一直以來能效核心的主要特點(diǎn)——這些所謂的能效核心，其實(shí)就是由著名的Atom系列CPU發(fā)展而來。而在性能核心上，英特爾著重加強(qiáng)了IPC性能，相比于11代酷睿CPU的核心，有多達(dá)19%的提升，其中浮點(diǎn)性能刻意加強(qiáng)，當(dāng)然代價(jià)就是功耗增高。不過由于有了大小核心的異構(gòu)設(shè)計(jì)，實(shí)際的功耗可以得到很好的平衡——在任務(wù)調(diào)度協(xié)調(diào)上，控制單元起到了關(guān)鍵性作用。想不到吧，CPU時(shí)至今日，無論核心如何變化，大框架實(shí)際沒有什么改變。

CPU的技術(shù)名詞越來越多，但是總體的框架設(shè)計(jì)依舊是“原來的樣子”，很長(zhǎng)時(shí)間內(nèi)這一點(diǎn)都是無可改變的——如果有變更的那一天，必然是電腦產(chǎn)業(yè)界翻天覆地的變化，所有的體系都將改變。而且，隨著技術(shù)的發(fā)展，我們將會(huì)看到更多諸如3D V-Cache堆疊緩存、大小核心設(shè)計(jì)等等“出圈”的CPU設(shè)計(jì)“思路”——在現(xiàn)有技術(shù)條件下，僅僅依靠制程工藝升級(jí)來增加晶體管提升性能，則控制功耗會(huì)愈加困難，制程工藝正在走向“死胡同”，唯有“挖空心思”在其他方面進(jìn)行優(yōu)化設(shè)計(jì)，尤其在數(shù)據(jù)傳輸瓶頸上多下功夫，才有機(jī)會(huì)進(jìn)一步提升CPU的計(jì)算能力，不過，它們的工作基本原理依舊不會(huì)改變，這是CPU“先天基因”決定的。