趙仕良, 張洪浩, 黎宏宇, 張 旋

(四川師范大學(xué) 物理與電子工程學(xué)院, 四川 成都 610101)

方波在數(shù)字邏輯電路中有很重要的作用,可以作為時(shí)序電路的時(shí)鐘,也可以作為數(shù)字通信的位同步時(shí)鐘.方波參數(shù)如圖1所示,可以認(rèn)為方波在上升沿和下降沿都是非線性曲線,底部平的區(qū)域到頂部平的區(qū)域所對(duì)應(yīng)的電壓差稱為方波的幅值,記為Um.方波上升沿中從0.1Um到0.9Um所用的時(shí)間稱為上升時(shí)間,記為tr.方波下降沿中從0.9Um到0.1Um所用的時(shí)間稱為下降時(shí)間,記為tp.電平高于0.5Um所持續(xù)的時(shí)間稱為方波的正脈沖寬度,電平低于0.5Um所持續(xù)的時(shí)間稱為方波的負(fù)脈沖寬度[1].總諧波失真度THD是指信號(hào)非基波交流分量功率之和的算術(shù)平方根和基波分量的比值,一般用該指標(biāo)來(lái)描述信號(hào)通過(guò)變換處理后的失真程度.

圖 1 方波參數(shù)示意圖

方波參數(shù)測(cè)量的方法主要是從時(shí)域通過(guò)采樣來(lái)構(gòu)建方波一個(gè)周期的離散模型,通過(guò)一個(gè)周期的離散模型去反映連續(xù)方波的參數(shù).為了離散模型更接近方波本身,要求在對(duì)方波進(jìn)行測(cè)量時(shí)盡量不要通過(guò)太多的處理電路,否則電路對(duì)方波“打圓”后會(huì)損傷沿上的信息.如果信號(hào)較小,放大處理電路的帶寬需要具有20倍以上方波基波的寬度,否則會(huì)損失方波各方面的信息.

從系統(tǒng)的實(shí)現(xiàn)方案來(lái)看,有基于FPGA和單片機(jī)來(lái)計(jì)算方波參數(shù)的[2-5],有基于可編程片上系統(tǒng)(SOPC)來(lái)測(cè)量方波參數(shù)的[6].

本文基于FPGA和DSP來(lái)測(cè)量方波參數(shù),主要從測(cè)量的精度上進(jìn)行DSP中算法的改進(jìn).在DSP算法上引入“非線性問(wèn)題在小范圍內(nèi)局部線性化”[7-9]的處理方法來(lái)尋找一種低成本高精度的測(cè)量方法,其具體內(nèi)容如下.

1 研究方法簡(jiǎn)介

一般而言信號(hào)源產(chǎn)生的方波具有特別陡峭的上升沿和下降沿,可以將沿的地方理解為實(shí)際的階躍信號(hào),所以捕捉沿的特性比較困難.本文就以信號(hào)源產(chǎn)生的方波為測(cè)試信號(hào),研究的內(nèi)容主要是信號(hào)源方波參數(shù)中最難精確測(cè)量的上升時(shí)間和下降時(shí)間.主要思路為：先通過(guò)等精度測(cè)頻來(lái)準(zhǔn)確測(cè)量方波的基波頻率;然后對(duì)信號(hào)源產(chǎn)生的方波進(jìn)行全頻段的等效時(shí)間采樣,從而測(cè)量方波的幅值Um,最后引入“非線性問(wèn)題在小范圍內(nèi)局部線性化”方法來(lái)精確測(cè)量上升時(shí)間和下降時(shí)間.

2 系統(tǒng)原理介紹

2.1 原理框圖系統(tǒng)原理如圖2所示.系統(tǒng)硬件配置為：TLV3501組成遲滯比較器,AD9240為模數(shù)轉(zhuǎn)換器、信號(hào)處理器DSP為F28335，芯片F(xiàn)PGA為EP4CE6E22C8.系統(tǒng)先將信號(hào)源的方波通過(guò)由高速比較器TLV3501構(gòu)成的遲滯比較電路轉(zhuǎn)變成同頻率的單極性方波,將單極性方波送給FPGA進(jìn)行測(cè)頻.然后DSP根據(jù)收到的方波頻率計(jì)算出等效時(shí)間采樣頻率字送給FPGA,由FPGA分頻送出采樣時(shí)鐘給AD進(jìn)行采樣,AD將采樣值送給FPGA存儲(chǔ)[10].最后由DSP從FPGA中取出采樣值進(jìn)行分析計(jì)算得到方波一系列的參數(shù).用高速比較器TLV3501組成遲滯比較器的目的是能夠在方波信號(hào)源全頻段自動(dòng)準(zhǔn)確的測(cè)量頻率,用高速AD9240目的是能夠?qū)挒?0 M以內(nèi)的信號(hào)無(wú)衰減,同時(shí)AD前段的電路也具有40 M以上的帶寬.這樣就從硬件上保證了對(duì)信號(hào)源產(chǎn)生的2 MHz以內(nèi)的方波都沒(méi)有信息的損失,為后續(xù)的準(zhǔn)確測(cè)量做了硬件的準(zhǔn)備.

2.2 等效時(shí)間采樣由于信號(hào)源輸出方波最高頻率為2 MHz,一個(gè)周期采樣的點(diǎn)較多,高速AD9240的速率又有限,所以使用等效時(shí)間采樣,這樣大大的降低了采樣速率,其原理見(jiàn)圖3[11-13].假設(shè)周期信號(hào)的基波角頻率為f0,隔M個(gè)周期采樣1個(gè)點(diǎn),N個(gè)采樣點(diǎn)構(gòu)造成一個(gè)等效周期.這樣實(shí)際的采樣頻率fs為

(1)

這樣大大降低了系統(tǒng)的帶寬,降低了測(cè)量成本.

圖 2 系統(tǒng)原理圖 圖 3 等效時(shí)間采樣示意圖

Fig.2TheschematicdiagramofthesystemFig.3Theschematicdiagramofequivalenttimesampling

2.3 FPGA中FIFO容量的估計(jì)為了數(shù)據(jù)有序由FPGA送給DSP,常常在FPGA中設(shè)置FIFO,這樣保證了FPGA有序存儲(chǔ)AD采樣值.在信號(hào)源方波所有參數(shù)測(cè)試中最難的是上升時(shí)間和下降時(shí)間,同時(shí)通過(guò)實(shí)際做系統(tǒng)預(yù)演的時(shí)候發(fā)現(xiàn)：利用等效時(shí)間采樣測(cè)量比較困難的頻段在低頻段.假設(shè)信號(hào)基波周期為T,采樣后等效的一個(gè)周期內(nèi)由N個(gè)點(diǎn)組成.相鄰點(diǎn)之間的時(shí)間間隔為τ,令在上升沿時(shí)間段至少有1個(gè)采樣值,則等效采樣時(shí)一個(gè)周期的點(diǎn)數(shù)N近似為

(2)

假設(shè)低頻段方波基波頻率f0=1 000 Hz時(shí),借用高頻示波器測(cè)得其上升時(shí)間為tr=150 ns.根據(jù)上式可以估算出等效采樣時(shí)一個(gè)周期的點(diǎn)數(shù)N≈6 667.根據(jù)所選FPGA的特點(diǎn),實(shí)際選等效時(shí)間采樣時(shí)一個(gè)周期的點(diǎn)數(shù)N=8 192,FIFO容量設(shè)計(jì)為8 192,同時(shí)也達(dá)到所選FPGA的FIFO極限了.這樣在極端困難情況下,在上升時(shí)間范圍內(nèi)至少有1個(gè)采樣點(diǎn),可以進(jìn)行測(cè)量.

3 算法介紹

3.1 等精度測(cè)頻方波參數(shù)測(cè)量首先要測(cè)頻準(zhǔn)確,采用等精度測(cè)頻[14-15].在FPGA里面生成一個(gè)150 MHz的高頻時(shí)鐘,將待測(cè)信號(hào)和生成的時(shí)鐘同時(shí)對(duì)1 s的閘門信號(hào)進(jìn)行打點(diǎn)計(jì)數(shù),即兩信號(hào)的打點(diǎn)數(shù)之比為其信號(hào)的頻率之比,從而計(jì)算出待測(cè)信號(hào)的頻率f0.

3.2 幅值測(cè)量DSP收到FPGA傳回的采樣數(shù)據(jù)后,便得到信號(hào)一個(gè)周期內(nèi)的采樣值.將信號(hào)一個(gè)周期的采樣值依次放入數(shù)組中,從而在一個(gè)周期內(nèi)有序處理.從序號(hào)0開始定義,數(shù)組值代表方波的采樣值.建立好數(shù)組之后,將數(shù)組前后元素差值很小的認(rèn)為是方波平滑的部分,將所有平滑部分?jǐn)?shù)組元素的值取平均值.這樣在方波一個(gè)周期中將在電壓較大和電壓較小出現(xiàn)兩個(gè)平滑段落,將最大平滑平均值減去最小平滑平均值就是方波的幅值Um.

上升時(shí)間或下降時(shí)間都可以先通過(guò)一個(gè)周期離散數(shù)組中每個(gè)沿在0.1Um到0.9Um整個(gè)范圍內(nèi)已經(jīng)有的準(zhǔn)確采樣點(diǎn)個(gè)數(shù)來(lái)得到一段時(shí)間,然后在沿內(nèi)最低采樣點(diǎn)和沿內(nèi)最高采樣點(diǎn)分別采用局部線性延拓到0.1Um和0.9Um,從而得到兩端估計(jì)的時(shí)間,將這3段時(shí)間相加就可以比較準(zhǔn)確的得到上升時(shí)間和下降時(shí)間.

1) 局部線性上升時(shí)間的精確測(cè)量.測(cè)量上升時(shí)間的模型見(jiàn)圖4所示,其中n、m代表采樣序號(hào).序號(hào)對(duì)應(yīng)的采樣值用*n、*m表示.下面分3種情況討論上升時(shí)間的計(jì)算公式.

圖 4 上升時(shí)間模型

第一種情況,上升時(shí)間范圍內(nèi)有2個(gè)或以上的采樣點(diǎn),即m和n滿足：n≥m+2,*m<0.1Um,*(m+1)≥0.1Um;*n<0.9Um,*(n+1)≥0.9Um.上升時(shí)間由tr1、tr2和tr3三部分組成,根據(jù)采樣點(diǎn)可以得到tr2的計(jì)算公式為

tr2=(n-m-1)τ.

(3)

利用局部線性的方法,將采樣點(diǎn)m號(hào)和m+1號(hào)連成一段直線.先計(jì)算斜率,然后計(jì)算直線上電平從0.1Um到*(m+1)時(shí)橫軸時(shí)間的改變量,這個(gè)量就是tr1,其表達(dá)式為

(4)

同樣利用局部線性的方法,將采樣點(diǎn)n和n+1號(hào)連成一段直線.先計(jì)算斜率,然后計(jì)算直線上電平從*n到0.9Um時(shí)橫軸時(shí)間的改變量,這個(gè)量就是tr3,其表達(dá)式為

(5)

所以上升時(shí)間的計(jì)算公式tr為

tr=tr1+tr2+tr3=(n-m-1+

第二種情況,當(dāng)上升時(shí)間范圍內(nèi)只有一個(gè)采樣點(diǎn),即n=m+1.同理可得上升時(shí)間tr為

tr=tr1+tr3=

第三種情況,當(dāng)上升時(shí)間范圍內(nèi)沒(méi)有采樣點(diǎn)(在本設(shè)計(jì)的參數(shù)選擇中出現(xiàn)的概率極低),即*m<0.1Um,*(m+1)≥0.9Um.則按照局部線性的思想,上升時(shí)間tr為

(8)

2) 局部線性下降時(shí)間的精確測(cè)量.測(cè)量下降時(shí)間的模型見(jiàn)圖5所示,按照上升時(shí)間相似的研究方法,可以得到以下結(jié)論.

第一種情況,下降時(shí)間范圍內(nèi)有2個(gè)或以上的采樣點(diǎn),則下降時(shí)間tp為

tp=tp1+tp2+tp3=(q-p-1+

(9)

第二種情況,下降時(shí)間范圍內(nèi)只有1個(gè)采樣點(diǎn),則下降時(shí)間tp為

圖 5 下降時(shí)間模型

第三種情況,下降時(shí)間范圍內(nèi)沒(méi)有采樣點(diǎn),則下降時(shí)間tp為

(11)

3.4 失真度測(cè)量設(shè)周期信號(hào)x(t)的三角傅里葉級(jí)數(shù)為

x(t)=A0+A1cos(ω0t+φ1)+

A2cos(2ω0t+φ2)+…,

則信號(hào)的失真度為

本文測(cè)試的THD5,其定義為

(12)

方波的THD5理論值為THD5=38.87%.

4 軟件流程圖

圖 6 軟件流程圖

5 系統(tǒng)測(cè)試

5.1 測(cè)試結(jié)果測(cè)試條件：TFG6040(DDS函數(shù)信號(hào)發(fā)生器)、GDS-3354(高頻示波器).

采用等效時(shí)間采樣和局部線性的方法測(cè)量信號(hào)源方波的結(jié)果見(jiàn)表1.

表 1 方波參數(shù)測(cè)量數(shù)據(jù)

5.2 結(jié)果分析從以上測(cè)試數(shù)據(jù)的結(jié)果來(lái)看,在全頻段內(nèi)采用等效時(shí)間采樣和局部線性的方法利用設(shè)計(jì)的FPGA和DSP平臺(tái)可以很好的達(dá)到高端示波器的測(cè)試效果.系統(tǒng)中將高速比較器TLV3501設(shè)計(jì)成遲滯比較的模式可以保證測(cè)頻的準(zhǔn)確性;理論分析設(shè)計(jì)FIFO的容量是正確的;在DSP中構(gòu)造一個(gè)周期采樣值的數(shù)組方法是正確的;利用局部線性的思想分3種情況來(lái)討論上升時(shí)間和下降時(shí)間的模型是正確的;從失真度測(cè)試的結(jié)果來(lái)看,系統(tǒng)采用高速高精度的AD9240及其前端的AD通道可以很好保證方波信號(hào)保真,所以沿的信息沒(méi)有損失,因此幅值、上升時(shí)間和下降時(shí)間測(cè)量準(zhǔn)確,整個(gè)上升時(shí)間和下降時(shí)間的精度可以達(dá)到ns的數(shù)量級(jí).

6 結(jié)束語(yǔ)

本文中采用TLV3501、AD9240、F28335(信號(hào)處理器DSP)和EP4CE6E22C8(芯片F(xiàn)PGA)組成的硬件系統(tǒng),利用等效時(shí)間采樣,再加上局部線性的思想很好完成了最陡峭方波(信號(hào)源方波)上升時(shí)間和下降時(shí)間的測(cè)量.通過(guò)該系統(tǒng)的設(shè)計(jì)可以發(fā)現(xiàn),方波參數(shù)測(cè)試要準(zhǔn)確必須做到：第一,基波頻率測(cè)試要準(zhǔn)確;第二,幅值測(cè)量要準(zhǔn)確;第三,最好引入局部線性的思想，建立上升時(shí)間和下降時(shí)間各自的3種情況的計(jì)算公式.本文的方法是一種低成本高精度的方波參數(shù)測(cè)量方法,同時(shí)局部線性的思想可以推廣到系統(tǒng)的帶寬、截止頻率等測(cè)量技術(shù)中.