王 迪， 馬鈞華

(浙江大學(xué) 電氣工程學(xué)院， 浙江 杭州 310027)

伺服系統(tǒng)是用來精確跟隨或復(fù)現(xiàn)目標(biāo)過程的反饋控制系統(tǒng)，主要包括伺服控制算法、功率驅(qū)動(dòng)、信號(hào)檢測(cè)和伺服電機(jī)4個(gè)模塊[1]。磁場(chǎng)定向以其優(yōu)越控制性能廣泛應(yīng)用于交流伺服系統(tǒng)。磁場(chǎng)定向控制通過采樣交流伺服系統(tǒng)三相電流并對(duì)其進(jìn)行基于轉(zhuǎn)子磁鏈角度的數(shù)學(xué)變換得到解耦的電流量，再根據(jù)電流解耦量、控制量和轉(zhuǎn)子位置角進(jìn)行動(dòng)態(tài)調(diào)節(jié)，控制交流伺服系統(tǒng)工作在最大轉(zhuǎn)矩電流比狀態(tài)[2]。轉(zhuǎn)子位置角主要用于位置閉環(huán)控制和轉(zhuǎn)子磁場(chǎng)定位的解耦，因此其精度在一定程度上決定了磁場(chǎng)定向控制的控制性能。

課題組搭建了基于TMS320F28379D的交流伺服控制平臺(tái)，轉(zhuǎn)子位置角由同軸連接的旋轉(zhuǎn)變壓器提供。功率模塊使用變頻器的主回路部分，其通過接口實(shí)現(xiàn)與DSP的PWM信號(hào)、電壓電流檢測(cè)信號(hào)傳遞。

旋變信號(hào)需要解碼才能利用。專用旋變數(shù)字轉(zhuǎn)換器如AU6805、AD2S1210等集旋變激勵(lì)、信號(hào)采樣、位置解碼和數(shù)據(jù)通信等功能于一體，但需要額外的信號(hào)隔離，且成本較高。此外，解碼輸出還需要通過SPI通信、編碼器模擬信號(hào)ABI或并行接口與控制DSP對(duì)接，存在二次延時(shí)的問題。最新的特斯拉Model3電動(dòng)汽車控制板也使用DSP軟解碼而放棄了專用解碼芯片。

課題組利用低成本的HCPL-7860芯片實(shí)現(xiàn)旋變信號(hào)的Sigma-Delta(Σ-Δ)采樣，并設(shè)計(jì)了基于鎖相環(huán)原理的數(shù)字R/D轉(zhuǎn)換電路以實(shí)現(xiàn)旋變軟解碼。在保證位置解碼精度的基礎(chǔ)上簡(jiǎn)化電路結(jié)構(gòu)、降低延時(shí)并降低成本。

1 旋轉(zhuǎn)變壓器

旋轉(zhuǎn)變壓器由采用無刷結(jié)構(gòu)的定子繞組和轉(zhuǎn)子繞組構(gòu)成，其中定子繞組由勵(lì)磁繞組和2個(gè)空間位置相差90°的輸出繞組構(gòu)成[3]。旋轉(zhuǎn)變壓器的基本結(jié)構(gòu)如圖1所示。

旋變勵(lì)磁繞組接收正弦激勵(lì)ER1-R2，其轉(zhuǎn)子繞組感應(yīng)出同頻的恒幅正弦信號(hào)。轉(zhuǎn)子旋轉(zhuǎn)使得旋變的定轉(zhuǎn)子繞組相對(duì)位置角發(fā)生改變，定子正交繞組感應(yīng)出按轉(zhuǎn)子位置角的正余弦規(guī)律變化的同頻調(diào)制波。

定子側(cè)勵(lì)磁繞組的正弦激勵(lì)為

ER1-R2=Esin (2πft)。

(1)

則定子側(cè)正交繞組的輸出信號(hào)為：

(2)

式中：f為旋變激勵(lì)信號(hào)頻率，實(shí)驗(yàn)中取10 kHz；E為激勵(lì)信號(hào)幅值；K為變壓器變比；θ為轉(zhuǎn)子位置角。

旋變反饋的調(diào)制波信號(hào)包含了轉(zhuǎn)子位置角信息，通過反正切函數(shù)即可求得[4]：

θ=arctan (ES1-S3/ES2-S4)。

(3)

2 Sigma-Delta(Σ-Δ)采樣

ADC作為常用模數(shù)轉(zhuǎn)換方式，其采樣精度高，轉(zhuǎn)換速度快，但抗干擾能力差且信噪比低。Σ-Δ采樣無需外圍采樣和保持電路，且可以在采樣過程中通過噪聲量化整形與抽取濾波實(shí)現(xiàn)高頻噪聲的抑制。這是Σ-Δ采樣相比于ADC的優(yōu)勢(shì)所在[5-6]。

2.1 硬件電路設(shè)計(jì)

旋變信號(hào)Σ-Δ采樣電路結(jié)構(gòu)如圖2所示。TMS320F28379D產(chǎn)生的旋變激勵(lì)信號(hào)經(jīng)放大電路處理后對(duì)旋變進(jìn)行勵(lì)磁。旋變反饋信號(hào)經(jīng)Σ-Δ采樣電路調(diào)制為數(shù)據(jù)信號(hào)MDAT與時(shí)鐘信號(hào)MCLK。DSP的SDFM模塊對(duì)調(diào)制信號(hào)進(jìn)行濾波和降采樣處理得到旋變反饋信號(hào)的采樣值。采樣值經(jīng)后續(xù)解碼算法處理得到轉(zhuǎn)子位置角，以供磁場(chǎng)定向控制使用。

圖2 Σ-Δ采樣電路結(jié)構(gòu)Figure 2 Σ-Δ sampling circuit structure

DAC模塊輸出的差分信號(hào)驅(qū)動(dòng)能力不足，需經(jīng)放大電路進(jìn)行驅(qū)動(dòng)能力增強(qiáng)處理才能對(duì)旋變進(jìn)行勵(lì)磁。差分信號(hào)DAC+和DAC-兩者放大電路相同。旋變激勵(lì)信號(hào)(DAC+)放大電路如圖3所示。

圖3 激勵(lì)信號(hào)放大電路Figure 3 Excitation signal amplifier circuit

分析圖3電路結(jié)構(gòu)可得：

VEXEC+=2×(3.3-VDAC+)。

(4)

VDAC+的電壓范圍為0.0～3.3 V，推算得到VEXEC+的電壓范圍為0.0～6.6 V。激勵(lì)信號(hào)經(jīng)放大電路處理，其偏置電壓與幅值均放大2倍。正極性的VEXEC+與負(fù)極性的VEXEC-，按差分輸出VEXEC+-VEXEC-作為旋變的激勵(lì)。

Σ-Δ采樣電路如圖4所示，ES1-S3與ES2-S4的采樣電路相同。

圖4 Σ-Δ采樣電路Figure 4 Σ-Δ sampling circuit

HCPL-7860芯片是一款精度達(dá)12 bit的Σ-Δ采樣芯片，主要實(shí)現(xiàn)Σ-Δ采樣和信號(hào)隔離功能。芯片內(nèi)部時(shí)鐘頻率為10 MHz，其輸出時(shí)鐘與數(shù)據(jù)信號(hào)頻率也為10 MHz。本實(shí)驗(yàn)采用共地的接法，可根據(jù)需要設(shè)計(jì)為原/副邊隔離的用法。

實(shí)驗(yàn)中旋變反饋差分信號(hào)ES1-S3的最大峰峰值為1.4 V，經(jīng)前置電路濾波分壓后的信號(hào)Sin 0.2的峰峰值為347 mV，滿足HCPL-7860最大輸入端±200 mV的量程。

2.2 Sigma-Delta(Σ-Δ)采樣原理

Σ-Δ采樣原理如圖5所示，主要分為調(diào)制(7860芯片)和解調(diào)(DSP的SDFM模塊)2大模塊。圖5(c)中各采樣點(diǎn)在時(shí)間軸上均勻分布。

圖5 Σ-Δ采樣原理Figure 5 Σ-Δ sampling principle

Σ-Δ采樣調(diào)制模塊將10 kHz的旋變反饋信號(hào)VIN調(diào)制為10 MHz的1bit數(shù)據(jù)流V1-bit。調(diào)制模塊輸出信號(hào)V1-bit的過采樣率為1 000。數(shù)據(jù)流V1-bit的單個(gè)比特信號(hào)包含被采樣信號(hào)相鄰時(shí)刻的信號(hào)差信息。V1-bit的脈沖密度包含了被采樣信號(hào)的絕對(duì)值信息，脈沖密度是指單位時(shí)間內(nèi)高電平信號(hào)的比例。若VIN接近0，其脈沖密度接近50%；若VIN接近正量程，其脈沖密度接近100%；若VIN接近負(fù)量程，其脈沖密度接近0%[7]。

Σ-Δ采樣解調(diào)模塊對(duì)數(shù)據(jù)流V1-bit進(jìn)行低通濾波和降采樣處理。旋變反饋信號(hào)經(jīng)Σ-Δ調(diào)制，其噪聲被整合到高頻段(噪聲量化整形)。利用解調(diào)模塊的低通濾波器將高頻噪聲除去，可以提高采樣值的信噪比。降采樣處理是指計(jì)算V1-bit中一定數(shù)量比特信號(hào)的脈沖密度，而被統(tǒng)計(jì)的比特信號(hào)數(shù)量稱為降采樣率DDOSR。過采樣率為1 000的V1-bit經(jīng)降采樣處理，得到過采樣率為1 000/DDOSR的采樣信號(hào)VDOSR-bit。

本實(shí)驗(yàn)設(shè)定Σ-Δ采樣的過采樣率為16。

3 旋變信號(hào)解碼算法

伺服系統(tǒng)勻速運(yùn)行時(shí)，旋變反饋信號(hào)如圖6所示。

圖6 旋轉(zhuǎn)變壓器一個(gè)周期反饋信號(hào)Figure 6 Feedback signal of rotary transformer of one cycle

3.1 開環(huán)解碼-反正切法

反正切法是一種對(duì)旋變反饋信號(hào)采樣值進(jìn)行反正切計(jì)算的開環(huán)位置解碼算法，其具有延遲低的特點(diǎn)。頻率達(dá)200 MHz的高計(jì)算性能28379D芯片內(nèi)置了TMU三角函數(shù)模塊，可以實(shí)現(xiàn)反正切法的快速計(jì)算。

10 kHz單位激磁周期的旋變反饋信號(hào)經(jīng)Σ-Δ采樣得到16個(gè)采樣點(diǎn)。旋變反饋信號(hào)采樣值如圖7所示，圖中一個(gè)周期為一個(gè)激磁周期(0.1 ms)。

圖7 單位激磁周期采樣點(diǎn)Figure 7 Sampling point of unit excitation period

對(duì)單點(diǎn)采樣值進(jìn)行反正切法解算會(huì)在信號(hào)過零點(diǎn)位置產(chǎn)生計(jì)算誤差，故本實(shí)驗(yàn)先求取旋變反饋信號(hào)的包絡(luò)線再進(jìn)行反正切計(jì)算[8]。反饋信號(hào)的包絡(luò)線可以通過計(jì)算單位激磁周期信號(hào)的幅值與極性來獲取。

實(shí)驗(yàn)中利用離散傅里葉變換對(duì)16個(gè)采樣值進(jìn)行處理得到被采樣信號(hào)的基波幅值與極性。此方法無視直流偏置的影響，并可以除去基波以外的高次諧波。

運(yùn)用離散傅里葉變換求取旋變信號(hào)包絡(luò)線需要完整激磁周期的采樣值，存在一定延時(shí)。故可以對(duì)采樣信號(hào)進(jìn)行相敏整流并剔除干擾的采樣值，通過計(jì)算半個(gè)激磁周期面積或者使用窗函數(shù)截?cái)喾▽?duì)其實(shí)現(xiàn)更高過采樣率計(jì)算。

根據(jù)2路調(diào)制信號(hào)包絡(luò)線即可用反正切法計(jì)算出轉(zhuǎn)子位置角。

3.2 閉環(huán)解碼-鎖相環(huán)法

3.2.1 解碼原理

反正切法作為一種開環(huán)解碼算法，易受噪聲干擾且解算值波動(dòng)較大?；阪i相環(huán)原理的R/D轉(zhuǎn)換模塊可以提高解算系統(tǒng)的抗干擾能力，且能準(zhǔn)確跟蹤轉(zhuǎn)子角速度和位置角信息。專用旋變轉(zhuǎn)換芯片AD2S1210也采用了R/D轉(zhuǎn)換模塊進(jìn)行位置解碼。

基于鎖相環(huán)原理的R/D轉(zhuǎn)換模塊結(jié)構(gòu)[9]如圖8所示。

圖8 R/D轉(zhuǎn)換模塊結(jié)構(gòu)Figure 8 R/D transformation module structure

旋變反饋信號(hào)采樣值Vsin與Vcos分別與鎖相環(huán)輸出轉(zhuǎn)子位置角估計(jì)值Φ的余弦值cosΦ和正弦值sinΦ相乘，得到與激磁信號(hào)sinωt耦合的誤差信號(hào)VERR。VERR經(jīng)過相敏解調(diào)得到解耦的誤差信號(hào)Verr。

相敏解調(diào)分為相敏整流和低通濾波2部分。硬件電路采用的相敏整流法為將誤差信號(hào)VERR與激磁信號(hào)sinωt相乘，得到誤差信號(hào)Verr與激磁信號(hào)2倍頻的疊加值。2倍頻激磁信號(hào)由低通濾波器除去[10]。

誤差信號(hào)Verr包含轉(zhuǎn)子角加速度信息，經(jīng)過積分得到轉(zhuǎn)子速度信號(hào)Vspeed，轉(zhuǎn)子速度信號(hào)經(jīng)過積分得到累加的轉(zhuǎn)子位置角[11]。補(bǔ)償器起超前校正的作用，改善閉環(huán)傳遞函數(shù)的滯后性。

3.2.1 實(shí)驗(yàn)算法

參考AD2S1210的硬件電路結(jié)構(gòu)在DSP中構(gòu)造數(shù)字R/D轉(zhuǎn)換算法[12]。算法過程如圖9所示。

圖9 數(shù)字R/D轉(zhuǎn)換電路Figure 9 Digital R/D conversion circuit

算法中對(duì)耦合的誤差信號(hào)VERR使用方波信號(hào)進(jìn)行相敏整流，并設(shè)計(jì)了一個(gè)通帶截止頻率為2 kHz，阻帶截止頻率為20 kHz的FIR數(shù)字低通濾波器進(jìn)行濾波。

FIR數(shù)字低通濾波器參數(shù)如表1所示。

表1 FIR數(shù)字低通濾波器Table 1 FIR digital low pass filter

相敏解調(diào)過程:

(5)

式中：n=N代表前第N個(gè)采樣時(shí)刻，n=0代表當(dāng)前采樣時(shí)刻；Pn為方波相敏整流系數(shù)。

R/D轉(zhuǎn)換電路開環(huán)傳遞函數(shù)為：

(6)

將G(z)轉(zhuǎn)換到S平面得開環(huán)傳遞函數(shù):

(7)

其中：

實(shí)驗(yàn)中根據(jù)開環(huán)傳遞函數(shù)設(shè)計(jì)了2套解碼精度不同的數(shù)字R/D轉(zhuǎn)換系統(tǒng)，其參數(shù)設(shè)置如表2所示。

表2 數(shù)字R/D轉(zhuǎn)換系統(tǒng)參數(shù)Table 2 Digital R/D conversion system parameters

對(duì)由系統(tǒng)Ⅰ和系統(tǒng)Ⅱ參數(shù)構(gòu)建的R/D轉(zhuǎn)換系統(tǒng)進(jìn)行相頻特性分析，結(jié)果如圖10所示。

圖10 系統(tǒng)相頻特性Figure 10 System phase frequency characteristics

相比于系統(tǒng)Ⅱ，系統(tǒng)Ⅰ的開環(huán)直流增益Ka較大，其解算精度較低。但系統(tǒng)Ⅰ的帶寬更寬，同等頻率下系統(tǒng)Ⅰ的相位滯后更小。

4 實(shí)驗(yàn)數(shù)據(jù)

4.1 ADC與Σ-Δ采樣精度對(duì)比

實(shí)驗(yàn)中分別采用ADC與Σ-Δ對(duì)旋變反饋信號(hào)進(jìn)行16倍過采樣，位置角解碼算法均選擇反正切開環(huán)解碼算法?？紤]到Σ-Δ采樣過程中數(shù)字濾波環(huán)節(jié)SINC濾波器的階數(shù)對(duì)采樣精度存在一定影響，故Σ-Δ采樣濾波部分分別采用1階、2階、快速2階與3階低通濾波器進(jìn)行對(duì)比測(cè)試。記錄伺服系統(tǒng)靜止?fàn)顟B(tài)下200個(gè)位置解碼值，統(tǒng)計(jì)分析其標(biāo)準(zhǔn)偏差與最大偏差(最大值與最小值之差)。

不同采樣方式的采樣精度如表3所示。

表3 不同采樣的采樣精度Table 3 Sampling accuracy of different samples

由表3分析可得，使用快速2階低通濾波器的Σ-Δ采樣的精度高于ADC采樣。

4.2 閉環(huán)解碼算法性能分析

測(cè)試閉環(huán)解算系統(tǒng)的性能，以開環(huán)解算系統(tǒng)作為對(duì)照組。實(shí)驗(yàn)中采樣方式均選擇Σ-Δ采樣，分別使用開環(huán)反正切法和閉環(huán)鎖相環(huán)法對(duì)采樣值進(jìn)行解碼運(yùn)算。其中閉環(huán)鎖相環(huán)法分別使用表2中系統(tǒng)Ⅰ和Ⅱ的參數(shù)構(gòu)造的2種數(shù)字R/D轉(zhuǎn)換電路。

對(duì)比分析開環(huán)解碼算法與閉環(huán)解碼算法的解碼精度。記錄伺服系統(tǒng)靜止?fàn)顟B(tài)下200個(gè)位置解碼值，統(tǒng)計(jì)分析其偏離均值的誤差。

靜止?fàn)顟B(tài)測(cè)試結(jié)果如圖11所示。

圖11 轉(zhuǎn)子位置角解算精度Figure 11 Rotor position angle calculation accuracy

由圖11分析可得，基于鎖相環(huán)原理的閉環(huán)解算系統(tǒng)的解碼精度高于開環(huán)解算系統(tǒng)，且閉環(huán)解算系統(tǒng)使轉(zhuǎn)子解算值變化較為平緩。閉環(huán)解算系統(tǒng)Ⅰ的解算精度低于系統(tǒng)Ⅱ的解算精度，與理論設(shè)計(jì)精度相符合。

使伺服系統(tǒng)運(yùn)行在不同速度狀態(tài)下，對(duì)比分析2種精度閉環(huán)解算系統(tǒng)的跟蹤誤差(以低延遲的開環(huán)解算系統(tǒng)為參考)。動(dòng)態(tài)狀態(tài)下轉(zhuǎn)子位置角延時(shí)誤差如圖12所示。圖中低于轉(zhuǎn)折點(diǎn)速度使用解算系統(tǒng)Ⅱ，高于轉(zhuǎn)折點(diǎn)速度使用系統(tǒng)Ⅰ。

圖12 轉(zhuǎn)子位置角延時(shí)誤差Figure 12 Rotor position angular delay error

分析可得，轉(zhuǎn)子位置角閉環(huán)解算系統(tǒng)的相位延遲使轉(zhuǎn)子跟蹤誤差隨伺服系統(tǒng)轉(zhuǎn)速增加而增大。實(shí)驗(yàn)發(fā)現(xiàn)，電機(jī)處于低速狀態(tài)時(shí)，使用閉環(huán)解算系統(tǒng)Ⅱ造成的轉(zhuǎn)子跟蹤誤差更小；電機(jī)處于高速狀態(tài)時(shí)，使用閉環(huán)解算系統(tǒng)Ⅰ造成的轉(zhuǎn)子跟蹤誤差更小?？梢愿鶕?jù)速度切換不同精度閉環(huán)解算系統(tǒng)以獲得誤差最小的轉(zhuǎn)子位置估計(jì)值。

5 結(jié)語

課題組通過實(shí)驗(yàn)驗(yàn)證了Σ-Δ采樣可以通過噪聲量化整形實(shí)現(xiàn)高于ADC的信號(hào)采樣精度。基于鎖相環(huán)原理的雙精度數(shù)字R/D轉(zhuǎn)換電路可根據(jù)速度量的檢測(cè)值切換不同精度解碼系統(tǒng)，以實(shí)現(xiàn)高跟蹤精度轉(zhuǎn)子位置角估計(jì)。由于轉(zhuǎn)子位置估計(jì)值總是會(huì)落后于轉(zhuǎn)子位置實(shí)際值，因此電機(jī)在高速運(yùn)行時(shí)產(chǎn)生的延時(shí)誤差還可以通過轉(zhuǎn)速積分進(jìn)行角度補(bǔ)償來解決。