周 野 王 旭 鮮 亮 楊 丹

（1. 東北大學(xué)信息科學(xué)與工程學(xué)院 沈陽 110819 2. 南洋理工大學(xué)能源研究院 新加坡 627590）

0 引言

隨著電力電子應(yīng)用高功率、高電壓方向的發(fā)展，對半導(dǎo)體開關(guān)器件的耐壓等級及可靠性的要求也隨之升高。相比于碳化硅（SiC）、氮化鎵（GaN）等新興寬禁帶半導(dǎo)體器件，傳統(tǒng)硅（Si）基IGBT在耐壓等級、成本及技術(shù)成熟性等方面仍具有較大的優(yōu)勢，并仍廣泛應(yīng)用于高壓直流輸電、列車牽引變流器及大規(guī)模風(fēng)力發(fā)電系統(tǒng)中[1-4]。然而，這些場合通常需要數(shù)百kV甚至上千kV的高電壓[2]，單只IGBT無法滿足承壓需求，串聯(lián)IGBT的應(yīng)用成為解決該問題的一種選擇，串聯(lián)IGBT應(yīng)用過程中各IGBT間電壓平衡也成為近年來研究的熱點。針對該問題，文獻[5-15]給出了不同的解決方案，根據(jù)其作用方式的不同，主要分為以下三類：

（1）無源緩沖電路[5-8]。該方法主要通過在IGBT集射極或集柵極間并聯(lián)無源器件以實現(xiàn)先關(guān)斷器件過電壓能量的吸收，進而實現(xiàn)保護及均壓功能。該方法成本低、可靠性高。但緩沖電路自身的損耗限制了該方法在高頻高效率場合的應(yīng)用，即使采用文獻[7-8]所述的帶有能量反饋功能的緩沖電路結(jié)構(gòu)，開關(guān)瞬態(tài)時間的延長所引起的IGBT自身損耗的增加仍不能被忽視。

（2）電容耦合驅(qū)動[9-11]。該方法僅采用單只驅(qū)動電路結(jié)合耦合電容便可實現(xiàn)串聯(lián)器件整體通斷控制。由于上部IGBT驅(qū)動電量來源于下部IGBT集電極電位變化所引起的耦合電容充放電，因而驅(qū)動時間差異不可避免，雖然通過適當(dāng)?shù)碾娙葜颠x取可以削弱該時間差異的影響，但該驅(qū)動方式對串聯(lián)器件數(shù)量及開關(guān)占空比仍有一定的限制[10]。另外，驅(qū)動電壓的不同造成部分IGBT長時間工作于有源區(qū)，開關(guān)損耗的增加也會影響其使用壽命。

（3）有源門極驅(qū)動[12-15]。該方法通過實時控制IGBT門極驅(qū)動電壓、電流以改變其開關(guān)瞬態(tài)特性，配合相應(yīng)控制算法實現(xiàn)各IGBT間的承壓均衡。文獻[12]以集柵極間鉗位電路作用時間為依據(jù)實時調(diào)節(jié)驅(qū)動信號發(fā)出時刻，在實現(xiàn)過電壓保護的同時完成電壓平衡控制。文獻[13]通過阻容分壓及高速光耦實現(xiàn)承壓采樣并據(jù)此調(diào)節(jié)驅(qū)動信號發(fā)出時刻。上述兩種方式均需要控制級與驅(qū)動級間額外的隔離單元，增加了電路的復(fù)雜性及共模干擾[16]。此外，相應(yīng)的平衡算法增加了變流器主控器負擔(dān)，對主控器頻率及存儲提出了更高的要求。文獻[14]提出了一種基于參考電壓跟隨的閉環(huán)驅(qū)動電路。然而，為確?？刂频木_性，電路參數(shù)選取要求較高，不當(dāng)?shù)拈撝颠x取會影響控制的穩(wěn)定性與可靠性。文獻[15]提出了一種基于額外電流源的有源驅(qū)動方式，通過檢測IGBT所處開關(guān)階段的時長，逐步改變門極電流的大小以實現(xiàn)均壓控制。然而，該方法監(jiān)測變量較多，開關(guān)瞬態(tài)時長的檢測對驅(qū)動核心控制芯片及AD-DA轉(zhuǎn)換芯片帶寬要求較高，增加了電路的成本與復(fù)雜度。

為實現(xiàn)串聯(lián)IGBT間電壓均衡的同時避免上述方法存在的問題，本文提出了一種基于門極電量補償?shù)挠性打?qū)動電路。該電路具有如下優(yōu)點：

（1）通過在傳統(tǒng)電壓驅(qū)動基礎(chǔ)上附加輔助電路實現(xiàn)均壓控制，無需額外的電源與信號隔離。

（2）輔助電路控制周期與開關(guān)周期相同。因此，低成本低頻控制芯片（如51單片機）即可滿足要求，降低了電路成本。

（3）輔助電路不會降低IGBT開關(guān)速度，避免了器件損耗的增加。

（4）驅(qū)動電路間彼此獨立，沒有串聯(lián)數(shù)量限制。

本文在介紹該驅(qū)動電路工作原理的同時給出詳細的參數(shù)設(shè)計原則，并基于仿真與實驗驗證了該驅(qū)動在串聯(lián)IGBT電壓平衡控制上的有效性與適用性。

1 電路結(jié)構(gòu)與原理

本文所提出的有源驅(qū)動電路框圖如圖1所示，其通過在傳統(tǒng)驅(qū)動電路基礎(chǔ)上附加輔助電路以實現(xiàn)均壓控制。其中傳統(tǒng)驅(qū)動電路由驅(qū)動IC及門電阻RG構(gòu)成，依據(jù)開關(guān)信號實現(xiàn)通斷控制。輔助電路由電流吸收電路、觸發(fā)電路及控制采樣電路三部分構(gòu)成。其各自功能如下：

電流吸收電路于IGBT關(guān)斷瞬態(tài)對其輸入電容Ciss產(chǎn)生額外吸收電量Qsink，進而調(diào)節(jié)IGBT關(guān)斷瞬態(tài)特性。Qsink的大小由觸發(fā)電路輸出Vctrl決定。

觸發(fā)電路依據(jù)驅(qū)動IC輸出電壓Vdout的下降沿來確定Qsink生成時刻。同時，發(fā)出信號VST觸發(fā)控制采樣電路對IGBT實時承壓VCE進行采樣，并將其生成的控制量VDAout于IGBT關(guān)斷瞬態(tài)以脈沖Vctrl的形式傳遞給電流吸收電路。

圖1 有源驅(qū)動電路框圖 Fig.1 Block diagram of the proposed active gate drive

控制采樣電路根據(jù)采樣得到的VCE值判斷IGBT是否過電壓，并依據(jù)VCE的大小生成相應(yīng)的控制量VDAout以實現(xiàn)一個開關(guān)周期內(nèi)的均壓調(diào)節(jié)。各部分電路的實現(xiàn)形式及其工作過程如下所述。

1.1 電流吸收電路

圖2所示為基于Wilson電流鏡結(jié)構(gòu)的電流吸收電路。Vctrl為輸入電壓，其值由輔助電路另外兩部分決定。高速運算放大器OP與三極管VQ1～VQ4構(gòu)成鏡像電流源，其輸出電流Isink用以產(chǎn)生額外吸收電量Qsink，對于固定的電路元件，Isink的大小由Vctrl的值決定，其關(guān)系滿足

圖2 電流吸收電路 Fig.2 The schematic circuit of the current sink

設(shè)Vctrl作用時間為tctrl，則該時段內(nèi)電流吸收電路電源VE吸收的電量Qsink為

為說明電流吸收電路對串聯(lián)IGBT關(guān)斷承壓的影響，本文給出其作用下的兩只IGBT串聯(lián)測試電路如圖3所示，其中RL、L及續(xù)流二極管VD構(gòu)成阻感負載，VT1與VT2為串聯(lián)的兩只IGBT且參數(shù)完全一致，Cp1與Cp2為驅(qū)動IC及其供電電源內(nèi)部寄生電容[16]，IG1與IG2為VT1與VT2門極放電電流，IG為驅(qū)動IC吸收電流，VDC為直流母線電壓源，RG為柵極外部電阻。根據(jù)關(guān)斷過程電壓電流狀態(tài)，電流吸收電路影響下串聯(lián)IGBT關(guān)斷過程從t0～t4可分為四個階段，如圖4所示。其過程分析如下：

圖3 基于兩只IGBT串聯(lián)的測試電路 Fig.3 Test circuit based on two series-connected IGBTs

圖4 電流吸收電路影響下串聯(lián)IGBT關(guān)斷波形 Fig.4 Turn-off waveforms of series-connected IGBTs with the current sink circuit

1）t0～t1b。t0時刻，驅(qū)動輸入脈沖寬度調(diào)制 （Pulse Width Modulation, PWM）信號由高至低，而此時驅(qū)動輸出電壓不會馬上降低，這是因為驅(qū)動IC均存在一定的傳輸延遲，對于不同種類驅(qū)動IC其延遲由數(shù)十ns至數(shù)百ns不等。同時，由于制造工藝的不同，即使相同型號驅(qū)動IC其延遲時間也存在一定差異，設(shè)VT1驅(qū)動延遲小于VT2驅(qū)動延遲且相差為tdelay，則門極電壓VGE1較VGE2提前降低，VT1輸入電容Ciss1首先開始放電。

2）t1b～t2b。t1b時刻，VT2門極電壓VGE2也開始下降，同時電流吸收電路控制電壓Vctrl由0上升至VDAout，電流吸收電路開始工作并產(chǎn)生額外放電量Qsink1。此階段Ciss1與Ciss2的放電量QGE1與QGE2分別為

式中，Qdelay為上一階段關(guān)斷延遲tdelay在這一階段顯現(xiàn)出的門極放電偏差，其值為

式中，Vmiller為米勒平臺電壓；VDD為正驅(qū)動電壓。同時tdelay滿足

額外的放電量Qsink1將加快VT2輸入電容Ciss2的放電速率，雖然VGE2晚于VGE1開始下降，但在Qsink1的作用下其將與VGE1同時降至Vmiller。

3）t2b～t3。t2b時刻，VT1與VT2集射極電壓VCE1與VCE2開始上升，而VCE2的上升將引起VT1門極對地電位的快速升高，進而為VT1門極對地寄生電容Cp1充電，其充電量為

式中，VEE為負驅(qū)動電壓；VCEsat為IGBT開通飽和壓降。同時，VT2門極對地電容Cp2充電量為

令Cp1=Cp2=Cp，由式（6）與式（7）可得，Qcp1與Qcp2的差值Qcp為

若驅(qū)動IC所吸收的電量相同，則Qcp在該階段將引起Ciss1與Ciss2放電量的偏差。在電流吸收電路作用下，該階段Ciss1與Ciss2的放電量QGC1與QGC2分別為

式中，QG為驅(qū)動IC吸收電量；Qsink2為電流吸收電路在這一階段額外吸收電量。

4）t3～t4。該階段VT1與VT2承壓已達到關(guān)斷穩(wěn)態(tài)值，Vctrl重新降為0，電流吸收電路不再工作。集電極電流IC開始下降，由于主回路及器件雜散電感的存在，感生電壓在VCE上形成幅值為Vos的電壓尖峰[15,17]，其值滿足

式中，Ls與LE分別為主回路雜散電感與IGBT射極寄生電感；gfs為器件跨導(dǎo)。由式（10）可知，Vos的大小與關(guān)斷瞬態(tài)IC下降速率有關(guān)，而IC下降速率與IG正相關(guān)，由于此階段內(nèi)電流吸收電路不再作用，故其不會影響關(guān)斷尖峰電壓值。此階段門極電壓從閾值降至VEE，串聯(lián)IGBT關(guān)斷完成。

由IGBT開關(guān)過程輸入電容充放電定義可知，IGBT關(guān)斷過程中所需關(guān)斷電量QGoff[18]為

由式（3）、式（9）、式（11）可知，若滿足

則有

即VT1與VT2關(guān)斷過程輸入電容放電量QGoff1與QGoff2滿足

由文獻[17]分析可知，對于特性完全相同的串聯(lián)IGBT，關(guān)斷過程中輸入電容的放電量影響其關(guān)斷瞬態(tài)特性及穩(wěn)態(tài)承壓。因此，關(guān)斷瞬態(tài)輸入電容放電量的一致性是確保其關(guān)斷承壓均衡的重要因素。據(jù)式（12），若使電流吸收電路額外吸收電量Qsink等于驅(qū)動輸出延遲及驅(qū)動寄生電容所引起的放電偏差Qdelay與Qcp之和，則可實現(xiàn)電壓平衡。

為驗證門極放電量對串聯(lián)IGBT關(guān)斷承壓的影響及電流吸收電路的均壓作用，本文給出基于LTSpice的兩只IGBT串聯(lián)仿真結(jié)果如圖5所示，其仿真電路結(jié)構(gòu)與圖3一致，仿真元器件及其參數(shù)見表1及表2。

由圖5a可以看出，沒有電流吸收電路作用時，10ns的關(guān)斷延時所造成的串聯(lián)IGBT門極放電偏差Qdelay將引起798V的承壓差。由于該情況下，下管VT2承壓VCE2非常小，據(jù)式（8）可知，此時寄生電容Cp所引起放電偏差Qcp也如圖5a所示，其值很小不足以影響關(guān)斷瞬態(tài)特性。

圖5b所示為電流吸收電路作用下串聯(lián)IGBT關(guān)斷瞬態(tài)相關(guān)波形?？梢钥闯?，Vctrl控制下的吸收電 流Isink所生成電量Qsink用以補償放電偏差Qdelay及Qcp。在其作用下，VCE1與VCE2在關(guān)斷穩(wěn)態(tài)時幅值基本一致，電壓平衡得以實現(xiàn)。需要注意的是，與圖5a相比，該情況下Qcp的值隨著VCE2的升高而增大，與前文理論分析一致。

圖5 串聯(lián)IGBT關(guān)斷瞬態(tài)仿真波形 Fig.5 Simulation waveforms of the series-connected IGBTs during a turn-off transient

表1 主功率回路仿真參數(shù) Tab.1 The simulation parameters of power circuit

表2 電流吸收電路仿真參數(shù) Tab.2 The simulation parameters of current sink circuit

1.2 觸發(fā)電路

觸發(fā)電路及其工作原理如圖6所示。圖6a為本文所提出的觸發(fā)電路，其由阻容分壓電路及脈沖發(fā)生電路組成。其中分壓電路通過合適的阻容搭配將驅(qū)動IC輸出電壓Vdout轉(zhuǎn)化為TTL電平信號并傳輸給脈沖發(fā)生電路。脈沖發(fā)生電路由兩只下降沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器U1、U2及一只模擬開關(guān)組成，其中U1產(chǎn)生一時長為TST脈沖信號VST用以觸發(fā)采樣。而U2產(chǎn)生一時長為tctrl脈沖信號VCT用以控制模擬開關(guān)，在脈沖時間tctrl內(nèi)，將控制采樣電路輸出信號VDAout與電流吸收電路輸入級Vctrl相連，實時改變Vctrl的值。各信號時序如圖6b所示，其中，Ts為開關(guān)周期，D為占空比，TD為控制采樣電路輸出延遲。

觸發(fā)電路的響應(yīng)時間影響整個輔助電路的控制精確性與有效性，因此，觸發(fā)電路各元件應(yīng)具有高帶寬頻率及響應(yīng)速度。本文采用TI公司單穩(wěn)態(tài)觸發(fā)器SN74LVC1G123及模擬開關(guān)TS5A63157，其在5V電源電壓下最大響應(yīng)時間分別為7.6ns及5ns。合適的阻容搭配下分壓電路延遲時間基本可以忽略，因此整個觸發(fā)電路最大響應(yīng)時間為12.6ns。

圖6 觸發(fā)電路及其工作原理 Fig.6 The schematic and sequence diagrams of the trigger circuit

1.3 控制采樣電路

由圖1與圖6b可知，控制采樣電路的功能是在觸發(fā)信號VST的作用下依據(jù)每個關(guān)斷周期IGBT靜態(tài)承壓來產(chǎn)生下一周期Vctrl對應(yīng)的幅值VDAout。進而實現(xiàn)整個驅(qū)動電路的閉環(huán)均壓控制。

圖7 控制采樣電路原理框圖 Fig.7 Schematic diagram of control and sampling circuit

為實現(xiàn)上述功能，本文提出如圖7所示的控制采樣電路。為降低驅(qū)動電路成本，主控芯片采用1T 內(nèi)核8051單片機STC8A8K64S4A12（宏晶），其自身集成采樣率800Ksps模數(shù)轉(zhuǎn)換器（ADC）。主控芯片輸出信號通過TLC7528實現(xiàn)數(shù)模（DA）轉(zhuǎn)換，并由OPA2830緩沖輸出。

本文均壓調(diào)節(jié)控制算法采用逐級調(diào)節(jié)與PI調(diào)節(jié)相結(jié)合的形式。IGBT靜態(tài)承壓VCE經(jīng)阻容分壓后作為ADC的輸入。MCU檢測到觸發(fā)電路輸出信號VST下降沿后開啟AD轉(zhuǎn)換，采樣值與理論平均承壓 值相比較，若其值小于，則二者差值記為e。e依次與預(yù)設(shè)閾值eth1、eth2及eth3相比較，若e大于預(yù)設(shè)閾值ethx（x=1, 2, 3），則相應(yīng)的增量Vthx（x=1, 2, 3）將被疊加于這一周期輸出nthVo，并將其和作為下一周期的輸出(n+1)thVo，直至數(shù)個周期后e小于最小閾值eth3時，PI調(diào)節(jié)替代逐級調(diào)節(jié)將輸出穩(wěn)定于較小范圍內(nèi)。采用逐級調(diào)節(jié)的目的在于迅速界定輔助電路輸出電壓范圍，確?？刂频目焖傩?，采用PI調(diào)節(jié)的目的在于輸出范圍界定后利用較大的積分系數(shù)避免輸出的波動，確?？刂频姆€(wěn)定性。

2 設(shè)計方法

在分析了本文所提出的有源驅(qū)動電路工作原理后，本文給出實際應(yīng)用過程中各子電路參數(shù)設(shè)計原則。其實驗給定條件為：直流母線電壓VDC=1kV，最大負載電流10A，兩只串聯(lián)IGBT型號為IHW20N120R3（1 200V/20A，英飛凌）。

2.1 電壓驅(qū)動電路設(shè)計

本文采用安華高ACPL-W341光耦作為基本驅(qū)動芯片，其驅(qū)動電壓設(shè)為+15V/?5V，輔助電路IC為+5V供電，電流吸收電路電源電壓VE設(shè)為?15V，輸入級放大器OP供電電壓為±15V。根據(jù)所需電壓等級，±15V電壓由DC-DC模塊電源WRE0515S- 3WR2（金升陽）提供，±5V電壓分別由位于模塊電源后級的線性穩(wěn)壓芯片MC78L05與MC79L05（安森美）提供。

2.2 輔助電路設(shè)計

由1.1節(jié)的分析可知，輔助電路的目的在于補償關(guān)斷瞬態(tài)驅(qū)動延遲差異及門極對地寄生電容所引起的串聯(lián)IGBT輸入電容放電偏差。因此，最大理論放電偏差是確定電路元件參數(shù)的重要因素之一。對于Qdelay的理論最大值可由式（4）求得。其中，tdelay為ACPL-W341最大輸出延遲差異，tdelay= 100ns，Vmiller[19]可以估算為 式中，Vth為IGBT門極閾值電壓，Vth=5.8V；gfs= 16.3S。依據(jù)實驗條件可以求得Vmiller=6.4V。代入式（4）解得Qdelay最大值為86nC。

寄生電容Cp由隔離電源及驅(qū)動芯片隔離寄生電容組成，通過數(shù)據(jù)手冊可知，DC-DC電源隔離電容最大值為50pF，ACPL-W341輸入輸出間寄生電容為0.6pF，因此Cp的值約為50.6pF。當(dāng)承壓均衡時，VCE2=500V，IGBT飽和壓降約為2V。代入式（8）可得，Qcp最大值為25.2nC。由式（12）可知，Qsink的最大值為111.2nC。

由IHW20N120R3數(shù)據(jù)手冊可知，其關(guān)斷所需時間由關(guān)斷延遲時間td(off)及電流下降時間tf組成，其值分別為387ns及25ns。根據(jù)1.1節(jié)所述電流吸收電路工作原理可知，tctrl的大小在滿足補償所需時間的同時應(yīng)不大于td(off)，以避免加快電流下降速率進而增大關(guān)斷電壓尖峰，本文取tctrl的值為210ns。

電流吸收電路中運放OP及三極管VQ1～VQ4的選型與表2一致，其中，R3影響電流吸收電路最大輸出，其選取原則如下：由于LM7171A最大負輸出擺幅為?10.5V，且ZXTP2012Z飽和壓降為?950mV，因此R3兩端最大壓差VR3(max)為?9.55V?？紤]到tctrl時段內(nèi)電流吸收電路需能提供Qsink的最大值，由式（2）可得，最大吸收電流Isink(max)=530mA，因此由

可知，R3=18.02Ω，此處取常用阻值18Ω。

觸發(fā)電路在提供時長為tctrl的控制信號VCT的同時還需提供時長為TST的采樣延遲信號VST。由圖6b可知，一方面，TST要足夠長以確保采樣時刻VCE關(guān)斷尖峰電壓已消失且達到穩(wěn)態(tài)值；另一方面，TST不能大于單開關(guān)周期內(nèi)IGBT關(guān)斷時長(1?D)Ts，以避免在其開通期間采樣。因此，TST的大小需滿足

式中，Dmax為最大開關(guān)占空比；fs(max)為IGBT最大開關(guān)頻率。令fs(max)=5kHz，Dmax=0.9，代入式（17）解得412ns≤TST≤20μs，此處取TST=1μs。

圖8所示為應(yīng)用上述器件構(gòu)成的有源驅(qū)動電路結(jié)構(gòu)，其中，控制采樣電路為獨立可插拔結(jié)構(gòu)，便于更換其他型號MCU及DAC以適應(yīng)不同應(yīng)用需求。從圖8可以看出，該驅(qū)動電路不需要額外電源或信號隔離單元，在降低成本的同時減小了寄生參數(shù)及電磁干擾對IGBT開關(guān)特性的影響。

圖8 有源驅(qū)動電路結(jié)構(gòu) Fig.8 Outlook of the active driving circuit board

式中，n為串聯(lián)單元數(shù)量；m為單只IGBT允許承壓 誤差，通常取5%[20]。根據(jù)實驗條件可得=550V。 閾值eth1～eth3的選取決定了控制的準(zhǔn)確性與快速性，其關(guān)系應(yīng)滿足

根據(jù)式（19）結(jié)合實驗條件及測試驗證，本文逐級控制算法相關(guān)參數(shù)及PI控制系數(shù)（Kp,Ki）見表3。

表3 控制算法相關(guān)參數(shù) Tab.3 The parameters of the control algorithm

3 實驗驗證

為驗證所提出的有源驅(qū)動電路均壓作用，本文依據(jù)圖3搭建了如圖9所示的兩只IGBT串聯(lián)實驗平臺。其中直流母線電壓為1kV，負載采用100Ω線繞電阻，其等效電感為25μH。串聯(lián)IGBT型號如第2節(jié)所述為IHW20N120R3（1 200V/20A），主回路續(xù)流二極管采用3只G3S06510A（650V/10A）串聯(lián)結(jié)構(gòu)。電壓波形由泰克四通道隔離示波器TPS2024B配合無源探頭P2220（200MHz/300V）及UT?P20（250MHz/1.5kV）完成采集，驅(qū)動信號由CPLD（5M240ZT100C5N）產(chǎn)生。

圖9 主電路及測試平臺 Fig.9 The testing board and platform setup in this paper

3.1 僅使用傳統(tǒng)驅(qū)動時串聯(lián)實驗波形

為對比有源驅(qū)動電路均壓效果，本文首先給出傳統(tǒng)驅(qū)動電路作用下串聯(lián)IGBT電壓波形。圖10給出了tdelay=100ns時串聯(lián)IGBT電壓波形。由于缺少高壓差分探頭，上管VT1承壓波形通過對兩只IGBT集電極電壓相減的方式顯示于MATH通道。可以看出，下管VT2的延遲關(guān)斷使上管VT1在關(guān)斷瞬態(tài)幾乎承受了整個母線電壓1kV，盡管在靜態(tài)均壓電阻作用下二者承壓趨于平衡，但隨著母線電壓的升高VT1將有過電壓損壞的風(fēng)險。

圖10 傳統(tǒng)驅(qū)動電路作用下串聯(lián)IGBT電壓波形 Fig.10 Experimental waveforms of series-connected IGBTs with conventional gate drivers

3.2 有源驅(qū)動作用下串聯(lián)實驗波形

圖11所示為有源驅(qū)動電路作用下串聯(lián)IGBT電壓波形。與圖10相比可以看出，雖然VGE2晚于VGE1開始下降，但在電流吸收電路的作用下，更快的下降速率使其與VGE1幾乎同時進入米勒平臺。VCE1與VCE2上升時間基本一致，電壓平衡得以實現(xiàn)。

圖11 有源驅(qū)動電路作用下串聯(lián)IGBT電壓波形 Fig.11 Experimental waveforms of series-connected IGBTs with proposed active gate drivers

圖12給出了電流吸收電路作用時Vctrl與Isink的波形。可以看出，在檢測到VGE2的下降沿后，Vctrl由零變?yōu)榭刂撇蓸与娐份敵鯲DAout。由于運放LM7171的輸出延遲及三極管開通延遲的存在，Isink滯后于Vctrl約30ns。然而，如2.2節(jié)所述，電流吸收電路作用時間tctrl（210ns）仍處于IGBT關(guān)斷延遲時間387ns內(nèi)，故其在關(guān)斷瞬態(tài)提供的放電補償量不變，不影響電壓平衡控制效果。

3.3 控制算法的驗證

首先，為了驗證控制采樣電路的性能，圖13給出了調(diào)節(jié)過程中觸發(fā)信號VST與控制采樣電路輸出VDAout的波形?？梢钥闯?，在VST下降沿到來時，VCE2已達到穩(wěn)態(tài)值。經(jīng)過5μs的AD采樣、算法處理及DA輸出延遲TD后，VDAout的值得以更新并在下一個開關(guān)周期作為電流吸收電路的輸入。

圖14給出了初始12個開關(guān)周期內(nèi)串聯(lián)IGBT電壓及控制采樣電路輸出VDAout波形。據(jù)圖14可以 看出，在第一個開關(guān)周期內(nèi)，由于輔助電路尚未作用，兩只IGBT承壓呈現(xiàn)出極大的不平衡，VDAout依據(jù)逐級控制算法閾值設(shè)置上升Vth1（2V）。在下一個開關(guān)周期，雖然電壓不平衡仍然存在，但2V的Vctrl已使其不平衡度大幅降低。因此，VDAout上升增量降低為Vth2（0.7V），在其作用下，電壓不平衡程度進一步降低。經(jīng)過4個開關(guān)周期后，兩只IGBT承壓基本一致，PI控制取代逐級控制方式并將VDAout的值穩(wěn)定在較小區(qū)間內(nèi)，均壓調(diào)節(jié)完成。

圖13 控制采樣電路輸出電壓時序波形 Fig.13 Time sequence among the relevant voltage signals of the control and sampling circuit

圖14 有源驅(qū)動電路作用下電壓調(diào)節(jié)過程 Fig.14 The voltage regulating process with the proposed active gate drive

3.4 有源驅(qū)動電路適用性驗證

為進一步驗證該有源驅(qū)動電路在串聯(lián)IGBT電壓平衡調(diào)節(jié)中的作用，圖15給出了不同開關(guān)頻率時該有源驅(qū)動電路作用下串聯(lián)IGBT承壓波形。由于輔助電路僅于關(guān)斷瞬態(tài)激活，因此開關(guān)頻率不是影響其工作特性的因素。不同開關(guān)頻率下有源驅(qū)動電路均壓效果如圖15所示，當(dāng)開關(guān)頻率fs分別為2kHz與10kHz，且tdelay=100ns時，該驅(qū)動電路作用下串聯(lián)IGBT仍可實現(xiàn)電壓平衡。

圖15 不同開關(guān)頻率下有源驅(qū)動電路均壓效果 Fig.15 Voltage waveforms of the series-connected IGBTs at different switching frequencies

圖16與圖17分別給出了開關(guān)占空比為50%與80%且驅(qū)動信號間延遲tdelay=100ns時，傳統(tǒng)驅(qū)動電路與有源驅(qū)動電路作用下各IGBT承壓波形?？梢钥闯?，不同開關(guān)占空比下，該有源驅(qū)動電路仍可實現(xiàn)同樣的均壓效果。

圖16 占空比為50%時有源驅(qū)動電路承壓波形 Fig.16 The voltage waveforms of the series-connected IGBTs when the duty cycle is 50%

圖17 占空比為80%時有源驅(qū)動電路承壓波形 Fig.17 The voltage waveforms of the series-connected IGBTs when the duty cycle is 80%

圖18給出了母線電壓降低至800V與600V時，tdelay=100ns條件下兩只IGBT承壓波形。從圖18可以看出，不同母線電壓下，應(yīng)用該有源驅(qū)動電路的串聯(lián)IGBT仍可實現(xiàn)電壓平衡。

圖18 不同母線電壓時有源驅(qū)動電路承壓波形 Fig.18 The voltage waveforms of the series-connected IGBTs under different DC bus voltages

4 結(jié)論

本文提出了一種旨在補償串聯(lián)IGBT關(guān)斷瞬態(tài)門極放電偏差的有源驅(qū)動均壓電路，與目前應(yīng)用的有源驅(qū)動均壓電路相比，該方法在實現(xiàn)電壓平衡控制的同時還具備以下優(yōu)點：

1）輔助電路僅使用現(xiàn)有驅(qū)動IC輸出信號下降沿作為觸發(fā)信號，易于與傳統(tǒng)驅(qū)動相集成。

2）僅將IGBT靜態(tài)承壓作為采樣對象及閉環(huán)控制輸入，降低了采樣難度，提升了穩(wěn)定性。

3）控制采樣頻率與變流器開關(guān)頻率一致。因此，低成本控制器（如51單片機）即可滿足要求，降低了電路成本。

4）無需引入額外的隔離控制與反饋信號，在減小了門極對地寄生電容Cp的同時減小了信號間的共模干擾[16]。

該有源驅(qū)動均壓電路在實際應(yīng)用中仍存在改進的空間，未來的工作將在以下兩個方面予以優(yōu)化：

1）雖然該驅(qū)動電路可應(yīng)用于不同母線電壓，但 當(dāng)其值變化時，參考值也需要重新設(shè)置。因此， 在母線電壓變化較大的場合，需要在驅(qū)動電路中集成VDC監(jiān)測功能。

2）根據(jù)3.3節(jié)的實驗結(jié)果可以看出，由于閉環(huán)控制滯后一個開關(guān)周期，起動過程中至少有一個開關(guān)周期輔助電路是無法起到均壓作用的。文獻[13]所述的電壓斜率抑制電路可以應(yīng)用于各串聯(lián)單元以避免控制初期的過電壓風(fēng)險。