劉靜佳，李歡，于華龍，魏偉，張海棠，黃松強(qiáng)，龔英明，王子民，傅闖

(1. 直流輸電技術(shù)國家重點(diǎn)實(shí)驗(yàn)室(南方電網(wǎng)科學(xué)研究院)，廣州510663；2. 中國南方電網(wǎng)有限責(zé)任公司，廣州510663)

0 引言

目前國內(nèi)在運(yùn)常規(guī)直流輸電線路有30多條，直流輸電已成為影響中國大電網(wǎng)安全穩(wěn)定運(yùn)行的關(guān)鍵因素。這些直流工程中，常規(guī)直流輸電工程的閥控系統(tǒng)均采用以鎖相環(huán)為基礎(chǔ)的等間隔觸發(fā)方式，盡管其不主動控制直流系統(tǒng)，但其作為直流控制系統(tǒng)的基礎(chǔ)，直接影響控制系統(tǒng)的控制效果。而閥控系統(tǒng)觸發(fā)以鎖相環(huán)為基礎(chǔ)，其控制效果嚴(yán)重依賴于鎖相環(huán)對交流電壓的相位跟蹤能力[1-3]。

基于αβ坐標(biāo)變換的傳統(tǒng)鎖相環(huán)(αβ-PLL)，因結(jié)構(gòu)簡單、易于實(shí)現(xiàn)、在系統(tǒng)對稱工況下的鎖相性能較好而被廣泛應(yīng)用于高壓直流輸電工程中。但當(dāng)電網(wǎng)電壓不平衡或畸變時(shí)其鎖相精度下降[4]。通過調(diào)整PI參數(shù)[5]或在其內(nèi)部引入低通濾波器[6]來降低帶寬，可以減小諧波分量對鎖相同步過程的影響，但其動態(tài)響應(yīng)速度會隨之降低。而近年來眾多文獻(xiàn)研究了各種新型鎖相環(huán)，基于復(fù)系數(shù)濾波器[7]、自適應(yīng)陷波器[8]的鎖相環(huán)能解決電網(wǎng)三相電壓不平衡下的鎖相問題，但在諧波含量較大時(shí)鎖相的性能較差?；诨瑒悠骄鶠V波法[9]、級聯(lián)延遲信號消除法[10]、并聯(lián)延遲信號消去法[11]的鎖相環(huán)均因?yàn)V波而導(dǎo)致動態(tài)響應(yīng)變慢。

文獻(xiàn)[1]提出的基于廣義二階積分器的單相鎖相環(huán)(single-PLL)，具有較強(qiáng)的諧波和負(fù)序電流抑制能力，其與分相觸發(fā)控制結(jié)合，能夠在三相不對稱工況下減小常規(guī)直流各閥實(shí)際觸發(fā)角的差異，控制靈活，可有效降低交流故障恢復(fù)過程發(fā)生后續(xù)換相失敗的概率。文獻(xiàn)[4]指出采用MDSC前置濾波器的新型鎖相環(huán)(MDSC-PLL)具有更寬的頻率適應(yīng)性，在各種故障工況下均能快速準(zhǔn)確鎖定相位，且能有效降低高壓直流輸電系統(tǒng)發(fā)生后續(xù)換相失敗的機(jī)率。但各文獻(xiàn)僅局限于其所提鎖相環(huán)之優(yōu)點(diǎn)，缺乏各種鎖相環(huán)間的橫向?qū)Ρ葦?shù)據(jù)。

鑒于文獻(xiàn)[1]所提新型單相鎖相環(huán)和文獻(xiàn)[4]所提新型三相鎖相環(huán)均有降低高壓直流輸電系統(tǒng)換相失敗機(jī)率的優(yōu)勢，本文對比分析傳統(tǒng)基于αβ坐標(biāo)變換鎖相環(huán)(αβ-PLL)、基于SOGI-QSG的新單相鎖相環(huán)(single-PLL)、基于MDSC前置濾波器的新型三相鎖相環(huán)(MDSC-PLL)3種鎖相環(huán)的優(yōu)缺點(diǎn)，及對常規(guī)高壓直流輸電控制系統(tǒng)的影響，通過RTDS驗(yàn)證3種鎖相環(huán)在各種典型工況下的響應(yīng)特征，對比分析各鎖相環(huán)在抗諧波、抗負(fù)序、寬頻率適應(yīng)性、交流故障穿越方面的優(yōu)越性。

1 鎖相環(huán)在高壓直流輸電系統(tǒng)中的應(yīng)用

常規(guī)直流換流站大多采用整流側(cè)控制直流電流、逆變側(cè)控制直流電壓的控制策略，兩側(cè)設(shè)置相同的控制器但配置不同的控制參數(shù)，輸出不同的觸發(fā)角，實(shí)現(xiàn)兩側(cè)協(xié)調(diào)運(yùn)行。兩側(cè)閥控系統(tǒng)在觸發(fā)相位控制作用下，根據(jù)各自的觸發(fā)角和換相電壓波形確定換流閥的開通時(shí)刻，完成控制任務(wù)。

目前世界上在運(yùn)常規(guī)直流輸電工程均采用該觸發(fā)控制技術(shù)，即等間隔觸發(fā)控制。工程中采用的一種等間隔觸發(fā)控制發(fā)法原理如圖1所示，利用鎖相環(huán)輸出閥1換相電壓Vac的同步相位θ，將該相位采用延遲的辦法形成等相位間隔，并直接利用觸發(fā)角指令和同步相位進(jìn)行比較生成觸發(fā)脈沖。

圖1 等間隔觸發(fā)控制原理圖Fig.1 Control principle diagram of equal-inteval trigger

當(dāng)鎖相環(huán)精度不高時(shí)，實(shí)際觸發(fā)角與觸發(fā)角指令值不符，即αord≠αmeas，閥實(shí)際響應(yīng)特征與控制期望不符，影響直流系統(tǒng)的穩(wěn)定運(yùn)行。二者偏差過大時(shí)，甚至?xí)霈F(xiàn)觸發(fā)脈沖發(fā)出時(shí)，閥承受反向電壓，不具備導(dǎo)通條件的極端工況。

當(dāng)交流系統(tǒng)發(fā)生故障時(shí)，交流電壓發(fā)生畸變，鎖相環(huán)若不能快速跟蹤相位，其輸出的相位角將與實(shí)際相位角偏差很大。若在逆變側(cè)，閥觸發(fā)脈沖信號極易產(chǎn)生較大的故障延遲，導(dǎo)致即將關(guān)斷的閥的關(guān)斷時(shí)間過小，閥無法恢復(fù)阻斷能力繼而持續(xù)導(dǎo)通，最終造成換相失敗。

由此可見，作為觸發(fā)控制的關(guān)鍵因素，鎖相環(huán)的鎖相精度將直接影響觸發(fā)脈沖的生成，進(jìn)一步影響控制系統(tǒng)的控制效果。因此研究對比鎖相環(huán)的鎖相能力對保證直流輸電控制系統(tǒng)穩(wěn)定、提升直流輸電控制系統(tǒng)故障應(yīng)對能力至關(guān)重要。

2 鎖相環(huán)數(shù)學(xué)模型

2.1 基于αβ坐標(biāo)變換鎖相環(huán)

傳統(tǒng)基于αβ坐標(biāo)變換鎖相環(huán)為高壓直流輸電系統(tǒng)中常用的鎖相環(huán)之一，其工作原理如圖2所示。

圖2 基于αβ坐標(biāo)變換的鎖相環(huán)原理Fig.2 Principle of PLL based on αβ coordinate transformation

基于αβ坐標(biāo)變換的鎖相環(huán)采用Clark變換得到αβ坐標(biāo)系下的電壓分量uα和uβ，將uαcosθ-uβsinθ送入PI控制器，疊加計(jì)算步長對應(yīng)的基波角頻率值，經(jīng)過積分器后得到電壓相位θ，當(dāng)輸出相位θ與三相交流電壓uabc相位α一致時(shí)，uαcosθ-uβsinθ為0，PI控制器停止調(diào)節(jié)，θ鎖定跟隨α。同時(shí)在比例環(huán)節(jié)后設(shè)置低通濾波環(huán)節(jié)，抑制諧波干擾。

該鎖相環(huán)結(jié)構(gòu)簡單，易于實(shí)現(xiàn)，在系統(tǒng)對稱工況下的鎖相性能較好，正常情況下，PLL能準(zhǔn)確跟蹤基頻正序電壓分量的相位；但當(dāng)輸入的三相電壓不平衡或發(fā)生畸變時(shí)，鎖相環(huán)的跟蹤性能會受到諧波的影響，通常將PLL的帶寬設(shè)置得很小來減小諧波分量對鎖相同步過程的影響，但會相應(yīng)地降低其動態(tài)響應(yīng)速度。

2.2 基于二階廣義積分器的單相鎖相環(huán)

二階廣義積分器原理圖如圖3所示。

圖3 SOGI-QSG原理圖Fig.3 Principle diagram of SOGI-QSG

基于二階廣義積分器的單相鎖相環(huán)原理如圖4所示。

圖4 基于SOGI-QSG的單相鎖相環(huán)原理圖Fig.4 Principle diagram of SPLL based on SOGI-QSG

二階廣義積分器中，輸出信號v′可以實(shí)現(xiàn)對輸入信號v中角頻率為w0的正弦信號無靜差跟蹤，qv′總是滯后v′ 90 °?；谏鲜鲈淼膯蜗噫i相環(huán)以v′和qv′做αβ/dq變換，變換后的d軸分量進(jìn)入PI得到相位，因v′僅含有v中角頻率為w的正弦信號，因此鎖相環(huán)濾波效果良好。同時(shí)當(dāng)輸入信號角頻率ω與ω0不同時(shí)，鎖相環(huán)輸出的頻率反饋至SOGI-QSG中，作為其諧振頻率，可以實(shí)現(xiàn)頻率自適應(yīng)。

在常規(guī)直流輸電系統(tǒng)中，SPLL與分相觸發(fā)方案結(jié)合[1]，即分別對換相電壓Vac、Vba、Vcb進(jìn)行鎖相，將輸出的相位θac、θba、θcb與觸發(fā)角指令值進(jìn)行比較，得到閥P1、P3、P5的觸發(fā)脈沖，將輸出的相位θac、θba、θcb延時(shí)180 °與觸發(fā)角指令值進(jìn)行比較，得到閥P4、P6、P2的觸發(fā)脈沖。該觸發(fā)方式較傳統(tǒng)基于過零點(diǎn)檢測的分相觸發(fā)方式，觸發(fā)參考相位更準(zhǔn)確，不會直接受過零點(diǎn)波動的影響；與目前工程常用的等間隔觸發(fā)方式相比，具有獨(dú)立的觸發(fā)相位控制電路，控制靈活，具有抗負(fù)序電壓干擾、抗諧波干擾能力。

2.3 采用MDSC前置濾波器的新型三相鎖相環(huán)

采用MDSC前置濾波器的新型三相鎖相環(huán)原理如圖5所示。

圖5 采用MDSC濾波的鎖相環(huán)原理圖Fig.5 Principle diagram of PLL with MDSC filter

該新型三相鎖相環(huán)在基于dq坐標(biāo)變換鎖相環(huán)基礎(chǔ)上，增加了濾波、頻率適應(yīng)、故障處理環(huán)節(jié)，以抵抗諧波干擾、擴(kuò)寬頻率適應(yīng)性、增強(qiáng)交流故障適應(yīng)能力。

1)增加MDSC15前置濾波器，坐標(biāo)變換后的αβ分量經(jīng)濾波器提取純凈的基波正序分量，增加濾波功能的同時(shí)，又保證了動態(tài)響應(yīng)的速度及穩(wěn)定性。

2)增加頻率偏移補(bǔ)償，當(dāng)電網(wǎng)頻率發(fā)生偏移Δωg時(shí)，基波電壓正序分量將產(chǎn)生-Δkφωg的相位偏移。因此將PI控制器積分環(huán)節(jié)的輸出作為頻率偏移量Δω，乘以kφ得到相位偏移量，將其補(bǔ)償?shù)芥i相環(huán)輸出的同步相位中去，保證鎖相環(huán)在頻率發(fā)生偏移時(shí)還能準(zhǔn)確地跟蹤電壓相位。

3)增加故障檢測環(huán)節(jié)，當(dāng)發(fā)生故障時(shí)，通過邏輯選擇器將PI控制器的積分環(huán)節(jié)的輸入由vq變?yōu)?，使得鎖相環(huán)輸出的頻率固定為故障之前的頻率，實(shí)現(xiàn)了對鎖相環(huán)相位檢測和頻率檢測的解耦，加速PLL在故障暫態(tài)過程中對電壓相位的鎖定。

3 高壓直流工程RTDS試驗(yàn)平臺

為橫向?qū)Ρ壬鲜?種鎖相環(huán)的優(yōu)缺點(diǎn)，方便各個(gè)工程因地制宜選擇合適的鎖相環(huán)，本文借助魯西背靠背直流輸電工程RTDS硬件閉環(huán)試驗(yàn)平臺對上述3種鎖相環(huán)進(jìn)行測試分析。

試驗(yàn)平臺的系統(tǒng)示意圖如圖6所示。

圖6 RTDS閉環(huán)試驗(yàn)平臺示意圖Fig.6 Schematic diagram of RTDS closed-loop test platform

圖中左框?yàn)榭刂票Ｗo(hù)裝置，自上而下依次為監(jiān)控層、交直流站控層、單元控制層。各裝置全部采用高壓直流輸電系列裝置—采用高性能多核DSP+大容量FPGA集成技術(shù)，滿足高壓直流輸電系統(tǒng)對大量信號的高精度、快速處理需求。右框?yàn)镽TDS仿真設(shè)備，在RTDS軟件中搭建一次回路模型，接收控制保護(hù)裝置發(fā)出的控制指令，完成主回路一次設(shè)備的模擬運(yùn)算，并輸送實(shí)時(shí)變量至控制保護(hù)裝置和錄波裝置。其中一次回路參數(shù)如表1所示。

表1 RTDS測試平臺參數(shù)Tab.1 Parameter of RTDS test platform

本文在上述測試平臺上修改單元控制層裝置中鎖相環(huán)及閥觸發(fā)邏輯涉及的DSP及FPGA程序，實(shí)現(xiàn)上述3種鎖相環(huán)，在相同的工況下測試各個(gè)鎖相環(huán)的鎖相性能及其對控制系統(tǒng)的影響。

高壓交流電網(wǎng)可能出現(xiàn)相位跳變、電壓不平衡跌落、頻率偏移、諧波以及電壓負(fù)序分量等問題。因此，本文設(shè)計(jì)以下7種測試工況來考察新型鎖相環(huán)的穩(wěn)態(tài)和暫態(tài)性能。各個(gè)鎖相環(huán)中均帶有PI控制器，PI參數(shù)直接決定鎖相環(huán)的動態(tài)和穩(wěn)態(tài)響應(yīng)性能。因此本文先在相同的交流電壓相位階躍工況下，調(diào)節(jié)各個(gè)鎖相環(huán)的PI參數(shù)，以達(dá)到基本相同的動態(tài)響應(yīng)性能，并在該參數(shù)下進(jìn)行后續(xù)工況測試，最終各個(gè)鎖相環(huán)PI參數(shù)如表2所示。

表2 各個(gè)鎖相環(huán)PI參數(shù)表Tab.2 PI Parameter of PLLs

4 鎖相環(huán)RTDS測試分析

4.1 交流電壓相位階躍測試

在滿功率運(yùn)行時(shí)，在RTDS上更改廣西側(cè)交流電壓初始相位值由0 °突變?yōu)?0 °，測試波形如圖7所示。

圖7 交流電壓相位階躍測試波形Fig.7 Test waveforms during AC-voltage phase mutation

圖中可見，當(dāng)交流電壓相位階躍時(shí)，3種鎖相環(huán)均能快速跟蹤相位，PI輸出調(diào)節(jié)至穩(wěn)定時(shí)間一致。

在交流電壓相位階躍時(shí)，直流功率發(fā)生波動，從階躍開始至直流功率恢復(fù)至階躍前90%，3種鎖相環(huán)均需要220 ms左右，但采用Single-PLL時(shí)直流功率由0開始增大時(shí)間明顯短于其他2種鎖相環(huán)。

4.2 抗諧波性能測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流電壓加入10%的5次諧波，持續(xù)時(shí)間200 ms，測試波形如圖8所示。

圖8 交流電壓帶諧波時(shí)測試波形Fig.8 Test waveforms during AC-voltage with harmonic wave

根據(jù)圖8可見，在5次諧波影響下，傳統(tǒng)αβ-PLL的PI輸出出現(xiàn)4倍頻波動，波動幅值約為0.000 7 rad；Single-PLL的PI輸出出現(xiàn)2頻波動，波動幅值為0.000 7 rad；MDSC-PLL的PI輸出波動最小，幅值為0.000 3 rad。

在交流系統(tǒng)加入諧波分量時(shí)，直流功率均會出現(xiàn)波動，波動量一致，諧波消除后功率均立即恢復(fù)穩(wěn)定。

可見，相較于傳統(tǒng)鎖相環(huán)，新型單相鎖相環(huán)和MDSC-PLL均具有更優(yōu)異的抗諧波干擾能力，其中MDSC-PLL性能最優(yōu)。

4.3 抗負(fù)序性能測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流電壓加入10%的負(fù)序分量，持續(xù)時(shí)間200 ms，測試波形如圖9所示。

圖9 交流電壓帶負(fù)序時(shí)測試波形Fig.9 Test waveforms during AC-voltage with negative sequence

圖中可見，傳統(tǒng)αβ-PLL在負(fù)序干擾過程中有較明顯的2倍頻波動；Single-PLL和MDSC-PLL僅在負(fù)序干擾開始和結(jié)束時(shí)有波動，可快速達(dá)到穩(wěn)定狀態(tài)。

在負(fù)序干擾工況下，直流功率均出現(xiàn)跌落，采用傳統(tǒng)αβ-PLL和Single-PLL時(shí)，直流功率恢復(fù)至故障前功率水平均需要95 ms左右；而采用MDSC-PLL時(shí)僅需85 ms。相較于傳統(tǒng)αβ-PLL，Single-PLL和MDSC-PLL具有優(yōu)異的抗負(fù)序效果。

4.4 頻率階躍測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流電壓頻率突變至47 Hz，測試波形如圖10所示。

圖10 交流電壓頻率階躍至47 Hz測試波形Fig.10 Test waveforms during AC-voltage frequency step up to 47 Hz

圖中可見，頻率階躍至47 Hz后，傳統(tǒng)αβ-PLL和MDSC-PLL的PI輸出負(fù)向偏置，無波動，能穩(wěn)定跟蹤相位；Single-PLL的PI輸出負(fù)向偏置的同時(shí)，存在幅值為0.001 2的2倍頻波動。

在47 Hz頻率擾動工況下，直流功率均出現(xiàn)跌落，采用Single-PLL時(shí)控制系統(tǒng)在429 ms內(nèi)恢復(fù)至故障前功率水平；MDSC-PLL需要468 ms恢復(fù)穩(wěn)定；傳統(tǒng)αβ-PLL恢復(fù)至突變前功率水平需要509 ms。

傳統(tǒng)αβ-PLL和MDSC-PLL加入47 Hz頻率擾動后，無波動，對頻率偏差的適應(yīng)性好。

4.5 單相交流故障測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流A相跌落60%，測試波形如圖11所示。

圖11 交流電壓單相接地故障時(shí)測試波形Fig.11 Test waveforms during AC-voltage single phase ground fault

圖中可見，在單相交流故障期間傳統(tǒng)αβ-PLL的PI輸出有較明顯的二倍頻波動；Single-PLL同MDSC-PLL僅在故障開始及恢復(fù)瞬間快速調(diào)節(jié)，無振蕩。

單相交流故障期間，采用傳統(tǒng)αβ-PLL鎖相環(huán)時(shí)，發(fā)生長時(shí)間換相失敗，直流功率因此大幅波動；而采用新型Single-PLL及MDSC-PLL鎖相環(huán)時(shí)，僅在故障開始瞬間發(fā)生短時(shí)間換相失敗，直流功率相對平穩(wěn)。

4.6 兩相交流故障測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流兩相跌落60%，測試波形如圖12所示。

圖12 交流電壓兩相接地故障時(shí)測試波形Fig.12 Test waveforms during AC-voltage two phase ground fault

圖中可見，故障期間傳統(tǒng)αβ-PLL的PI輸出有較明顯的二倍頻波動；Single-PLL同MDSC-PLL僅在故障開始及恢復(fù)瞬間快速調(diào)節(jié)，無振蕩。

兩相交流故障期間，采用傳統(tǒng)αβ-PLL鎖相環(huán)時(shí)，發(fā)生長時(shí)間換相失?。欢捎眯滦蚐ingle-PLL及MDSC-PLL鎖相環(huán)時(shí)，僅在故障開始瞬間發(fā)生短時(shí)間換相失敗。

4.7 三相交流故障測試

在滿功率運(yùn)行時(shí)，在RTDS中設(shè)置廣西側(cè)交流三相跌落60%，測試波形如圖13所示。

圖13 交流電壓三相接地故障時(shí)測試波形Fig.13 Test waveforms during AC-voltage three phase ground fault

圖中可見，在三相對稱交流故障期間3種鎖相環(huán)均快速調(diào)節(jié)，但傳統(tǒng)αβ-PLL調(diào)節(jié)速度較慢。

采用傳統(tǒng)αβ-PLL鎖相環(huán)時(shí)，在故障開始及故障恢復(fù)時(shí)均發(fā)生換相失??；而采用新型Single-PLL及MDSC-PLL鎖相環(huán)時(shí)，僅在故障開始時(shí)發(fā)生短時(shí)間換相失敗。受換相失敗影響，采用傳統(tǒng)鎖相環(huán)時(shí)，故障恢復(fù)瞬間直流功率再次發(fā)生大幅跌落。

4.8 三種鎖相環(huán)綜合對比分析

根據(jù)前述理論分析及RTDS測試結(jié)果，可得出如下結(jié)論。

1)交流電壓相位階躍，3種鎖相環(huán)響應(yīng)時(shí)間相近，階躍后系統(tǒng)有功功率恢復(fù)速度相近；

2)抗諧波性能方面，3種鎖相環(huán)均具有一定的抗諧波干擾能力，新型MDSC鎖相環(huán)抗諧波能力最強(qiáng)，傳統(tǒng)鎖相環(huán)抗諧波干擾能力最差；

3)抗負(fù)序性能方面，新型MDSC鎖相環(huán)和新型單相鎖相環(huán)的抗負(fù)序能力均強(qiáng)于傳統(tǒng)鎖相環(huán)；

4)頻率適應(yīng)性方面，新型單相鎖相環(huán)的頻率適應(yīng)性較差，傳統(tǒng)鎖相環(huán)和新型MDSC鎖相環(huán)的頻率適應(yīng)性較好；

5)交流故障期間，新型單相鎖相環(huán)和新型MDSC鎖相環(huán)的鎖相準(zhǔn)確性更高，且能明顯減小故障期間的換相失敗次數(shù)。

由此可見，傳統(tǒng)鎖相環(huán)在交流系統(tǒng)諧波、交流故障等工況下，跟蹤相位能力較差，應(yīng)用于實(shí)際工程時(shí)，需考慮增加其抗諧波干擾能力及應(yīng)對交流故障處理；基于SOGI-QSG的新型單相鎖相環(huán)在高壓直流輸電中可與分相觸發(fā)控制結(jié)合，提升高壓直流輸電系統(tǒng)的抗諧波及抗負(fù)序能力、減少換相失敗的發(fā)生，但其頻率適應(yīng)性較差，實(shí)際應(yīng)用時(shí)可考慮工程實(shí)際情況增加頻率適應(yīng)環(huán)節(jié)；基于MDSC的新型三相鎖相環(huán)各方面性能優(yōu)異，適宜在實(shí)際工程推廣應(yīng)用。

5 結(jié)語

本文分析了傳統(tǒng)αβ鎖相環(huán)、基于SOGI-QSG的單相鎖相環(huán)、采用MDSC的新型三相鎖相環(huán)的工作原理及優(yōu)缺點(diǎn)，將其應(yīng)用于高壓直流輸電控制系統(tǒng)中，并在傳統(tǒng)高壓直流輸電系統(tǒng)的RTDS硬件閉環(huán)測試平臺上，橫向?qū)Ρ葴y試了交流電壓出現(xiàn)常見故障時(shí)3種鎖相環(huán)的響應(yīng)特性，分析了各個(gè)鎖相環(huán)的優(yōu)缺點(diǎn)。認(rèn)為傳統(tǒng)αβ鎖相環(huán)跟蹤相位能力較差，基于SOGI-QSG的單相鎖相環(huán)的頻率適應(yīng)性較差，而采用MDSC的新型三相鎖相環(huán)各方面性能優(yōu)異。本文結(jié)論可為后續(xù)工程選擇適宜的鎖相環(huán)提供理論及試驗(yàn)依據(jù)。