汪小青，虞勇堅(jiān)，馬 勇，劉曉曄，呂 棟

（中科芯集成電路有限公司，江蘇無錫214035）

1 引言

集成電路的芯片制造過程是通過掩模、光刻、離子注入、氣相沉積、電鍍、化學(xué)機(jī)械研磨（CMP）、腐蝕等多達(dá)幾十、上百道工序，在硅襯底表面生長(zhǎng)出有著特定邏輯功能的物理圖形，這些物理圖形從材質(zhì)上包括Al、Cu、Ti、TiN和W等金屬材料，以及單晶Si和多晶Si、SiO2和Si3N4等非金屬材料[1]。

集成電路在制造、試驗(yàn)和應(yīng)用過程中不可避免地會(huì)因?yàn)橹圃旃に?、測(cè)試和環(huán)境應(yīng)力、用戶使用、壽命損耗等各種因素發(fā)生失效[2]。失效分析工程師需要通過各種方法定位失效位置，查找失效原因，剖析失效機(jī)理，在失效分析過程中需要對(duì)失效的集成電路進(jìn)行去層解剖分析。芯片去層制備是在了解集成電路芯片制造工藝的基礎(chǔ)上，采用化學(xué)腐蝕、機(jī)械研磨、離子刻蝕等技術(shù)手段逐層去除芯片各物理層次結(jié)構(gòu)的過程。

在GJB548B-2005《微電子器件試驗(yàn)方法和程序》方法2018.1“掃描電子顯微鏡（SEM）檢查”3.3節(jié)“樣品準(zhǔn)備”中規(guī)定：“適用時(shí)，應(yīng)采用不損傷其下層待檢查的金屬化層的腐蝕工藝（如化學(xué)或等離子腐蝕）去除芯片表面的玻璃鈍化層。”GJB4027A-2006《軍用電子元器件破壞性物理分析方法》和GJB5914-2006[4]《各種質(zhì)量等級(jí)軍用半導(dǎo)體器件破壞性物理分析方法》4.3.5.4節(jié)“掃描電子顯微鏡（SEM）檢查”中，均將樣品制備的方法指向GJB548B-2005中的相應(yīng)章節(jié)。在GJB3233-98[2]《半導(dǎo)體集成電路失效分析程序和方法》5.2.12和5.3.1.2.5節(jié)概要性地給出了去除鈍化層和PN結(jié)染色的方法。在以上標(biāo)準(zhǔn)中僅給出了對(duì)檢驗(yàn)分析樣品的制備處理要求，并未提供具體的處理方法。除個(gè)別商業(yè)公司外，國(guó)內(nèi)檢測(cè)機(jī)構(gòu)很少具備集成電路芯片去層制備能力，并且因?yàn)樯虡I(yè)秘密保護(hù)，可查詢獲取的相關(guān)資料很少，這就使得檢測(cè)機(jī)構(gòu)在開展檢驗(yàn)試驗(yàn)或失效分析過程中缺乏參考依據(jù)，使得標(biāo)準(zhǔn)的相應(yīng)內(nèi)容缺乏可參考和可操作性。本文對(duì)集成電路芯片的物理層次進(jìn)行了解剖分析，選用實(shí)際產(chǎn)品制備滿足檢驗(yàn)要求和失效分析的各物理層次，樣品制備方法可以對(duì)GJB548B-2005、GJB4027A-2006以 及GJB3233-98進(jìn)行補(bǔ)充，使其具有可操作性。

2 芯片的物理層次結(jié)構(gòu)

芯片的物理層次結(jié)構(gòu)從表面往下通常包括玻璃鈍化層（一般由Si3N4+SiO2構(gòu)成）、所有金屬化層（Al或Cu）、所有的中間介質(zhì)層（一般為SiO2及其包裹的通孔或接觸孔）、多晶（Polysilicon，一般簡(jiǎn)稱Poly）層以及有源區(qū)層（襯底，大多為P型）。對(duì)于一個(gè)具有N層金屬布線的芯片來說，樣品制備過程中通?？梢垣@得N+2個(gè)用來觀察的物理層次，即N個(gè)金屬層、1個(gè)多晶層和1個(gè)有源區(qū)層。

在獲取用于觀察的物理層次時(shí)，需要選定一個(gè)合適的解剖層面，以保證樣片圖像中能夠同時(shí)觀察到多個(gè)層次信息。圖1為一個(gè)具有3層金屬、雙層多晶的集成電路芯片縱切面照片，當(dāng)需要觀察第一層金屬（M1）及以下層次時(shí)，應(yīng)在去除M2層后停止（圖中虛線位置），保留M1層上方的SiO2層和M1、M2層之間的通孔（W孔）。此時(shí)在光學(xué)顯微鏡下可以同時(shí)觀察到M1層、W孔（VIA12）及以下其他層次，這有助于判別失效發(fā)生的具體層次。

圖1 具有3層金屬布線的芯片物理層次結(jié)構(gòu)（縱向切片）

3 去層制備方法

集成電路芯片的去層制備過程包括對(duì)表層玻璃鈍化層的去除、金屬化層的去除、阻擋層的去除、中間介質(zhì)層的去除、底層多晶層的去除和有源區(qū)的制備。根據(jù)制造工藝和材料的差異，可以選用離子刻蝕、化學(xué)腐蝕和機(jī)械研磨等方法。

3.1 離子刻蝕法

離子刻蝕一般稱為干法刻蝕[3]，去層制備過程最常用的是反應(yīng)離子刻蝕（RIE），RIE的原理是輔助刻蝕氣體（如CF4、SF6）在工作腔體內(nèi)電離后，在電場(chǎng)作用下與被刻蝕樣品之間發(fā)生的物理化學(xué)過程。RIE因氣體流量與腔體壓力不同，刻蝕效果可以是各向異性也可以是各向同性的。各向異性刻蝕使同一種材料沿單一方向均勻刻蝕（一般為平行電場(chǎng)方向），并因刻蝕氣體的選擇對(duì)不同材料具有不同的刻蝕速率，RIE較高的刻蝕選擇比能夠保留所需要的關(guān)鍵層次和圖形，見圖2。

圖2 RIE各向異性刻蝕

在去層制備過程中，去除集成電路芯片表面的玻璃鈍化層和中間介質(zhì)層推薦選用離子刻蝕，這些層次的材質(zhì)一般為Si3N4、SiO2。對(duì)于具有多層金屬化層的集成電路芯片，各層介質(zhì)層的離子刻蝕時(shí)間可以通過介質(zhì)層厚度與離子刻蝕速率之比計(jì)算獲取。

3.2 化學(xué)腐蝕法

化學(xué)腐蝕又稱為濕法刻蝕[9]，是通過化學(xué)溶劑與芯片表面的材料之間發(fā)生的化學(xué)腐蝕反應(yīng)，生成可溶性物質(zhì)或氣體，達(dá)到去除芯片表面材料的目的，原理如圖3所示。

圖3 濕法刻蝕原理圖

影響化學(xué)腐蝕速度的因素主要有4個(gè)[5]：溶液濃度、反應(yīng)時(shí)間、反應(yīng)溫度和溶液攪拌方式。高的溶液濃度、反應(yīng)溫度和溶液攪拌可以加快化學(xué)反應(yīng)速度，但過快的腐蝕速度會(huì)發(fā)生嚴(yán)重的“底切”“鉆蝕”現(xiàn)象[6]，導(dǎo)致難以控制腐蝕過程和終點(diǎn)，這就導(dǎo)致化學(xué)腐蝕法的應(yīng)用局限性大大增加。

化學(xué)腐蝕法去層一般用于去除具有終點(diǎn)自停止的層次，例如去除具有阻擋層和W通孔的Al金屬化層。

3.3 機(jī)械研磨法

機(jī)械研磨去層法是3種去層方法中相對(duì)穩(wěn)定的1種，是通過研磨機(jī)、研磨劑和拋光墊對(duì)芯片表面逐層去除的方法。相對(duì)于離子刻蝕和化學(xué)腐蝕法，機(jī)械研磨法具有更高的可控性，機(jī)械研磨法的另一個(gè)優(yōu)點(diǎn)是檢驗(yàn)和分析人員能夠在觀察過程中很好地識(shí)別區(qū)分層次，因處理后與上層金屬化層之間的通孔（W）呈現(xiàn)顯著的亮白色，而下層通孔（接觸孔）呈現(xiàn)暗色。

但是由于機(jī)械研磨法是同步去除芯片表面各區(qū)域和各類材料，并且局限于人工操作，對(duì)個(gè)人的技術(shù)要求更高。對(duì)于深亞微米芯片，金屬布線的材料、層數(shù)、線寬等是制約研磨去層通用性的因素。

4 去層制備試驗(yàn)

本文以某型號(hào)集成電路芯片為例進(jìn)行樣品去層制備試驗(yàn)，該芯片具有3層鋁金屬化層，雙層多晶、0.35 μm工藝制程，玻璃鈍化層材料為Si3N4+SiO2的復(fù)合結(jié)構(gòu)。

4.1 玻璃鈍化層的去除

玻璃鈍化層作為芯片表面的保護(hù)層，一般為Si3N4層和SiO2層的雙層次結(jié)構(gòu)。推薦選用離子刻蝕（RIE）去除玻璃鈍化層，常見的輔助刻蝕氣體為CF4和O2的混合氣體，CF4對(duì)于SiO2和金屬鋁的刻蝕具有高選擇比，可以快速刻蝕SiO2而保留金屬鋁。經(jīng)驗(yàn)值為當(dāng)射頻功率為80 W、CF4∶O2配比為2∶1、氣壓為15 Pa的情況下，刻蝕時(shí)間選擇3~5 min即可完全去除玻璃鈍化層。

反應(yīng)化學(xué)過程見式（1）~（4）[7]。

在CF4的等離子體中加入少量O2，氧原子與CF4反應(yīng)生成CO、CO2以及少量COF2，將消耗掉等離子體中的C原子，可以大大增加F原子濃度，從而加快對(duì)SiO2的刻蝕速率。

以圖1中的樣品為例，本次試驗(yàn)中頂層Al金屬化層（M3）去除玻璃鈍化層前后的照片見圖4，去除玻璃鈍化層后M3裸露呈現(xiàn)亮白色。金屬化層之間的介質(zhì)層成份一般為SiO2，介質(zhì)層的去除可以同樣采用離子刻蝕法。

圖4 鈍化層圖像（左）與去除鈍化層后的圖像（右）

4.2 金屬化層的制備和去除

金屬化層的制備和去除分為Al和Cu兩種金屬化層的制備和去除。

對(duì)于采用鋁作為金屬化層的集成電路，推薦采用離子刻蝕法去除玻璃鈍化層（Si3N4+SiO2）和金屬化層中間的SiO2介質(zhì)層后，再通過以下兩個(gè)步驟完全去除金屬化層。以圖1中案例為代表說明制備和去除M2層、M1等中間金屬化層的步驟。

4.2.1 化學(xué)腐蝕

圖4 的案例通過離子刻蝕暴露出頂層Al金屬化層（M3）后，可以采用化學(xué)腐蝕法去除金屬化層，腐蝕液一般采用商品鋁腐蝕液或者稀釋后的30%硫酸（H2SO4）或30%鹽酸（HCl），以上腐蝕液均可有效去除Al而不腐蝕SiO2介質(zhì)層，Al與鹽酸反應(yīng)的化學(xué)方程式為[6]：

反應(yīng)過程中產(chǎn)生的氣泡會(huì)附著在鋁的表面，有可能局部抑制刻蝕的進(jìn)行，造成刻蝕不均勻，可以在反應(yīng)過程中通過增加攪拌或震動(dòng)來避免或減輕刻蝕不均勻的問題。當(dāng)M3層的金屬Al完全腐蝕后露出下方的Ti/TiN阻擋層時(shí)自動(dòng)停止。

4.2.2 研磨去層

阻擋層的材質(zhì)一般為Ti/TiN，去除阻擋層可以采用離子刻蝕也可以采用機(jī)械研磨法，推薦采用機(jī)械研磨法去除阻擋層，圖5為光學(xué)顯微鏡（OM）下0.35 μm制程的芯片M1金屬化層的研磨法制備效果圖。

圖5 0.35 μm工藝M1層圖像（OM）

對(duì)于0.18 μm以下采用Al或Cu工藝制程的集成電路芯片，一般全程采用機(jī)械研磨法制備中間所有的層次，當(dāng)需要通過掃描電子顯微鏡（SEM）觀察Al或Cu金屬化層表面損傷或異常形貌時(shí)，則在去除上層金屬化層后，采用低氧或無氧離子刻蝕去除SiO2介質(zhì)層直至下層金屬化層裸露，經(jīng)表面蒸鍍導(dǎo)電材料后在SEM中進(jìn)行失效位置觀察和識(shí)別。圖6為0.18 μm工藝制程金屬化層制備的SEM實(shí)際效果圖。

圖6 0.18 μm工藝M1層圖像（SEM）

4.3 多晶硅層的制備和去除

集成電路芯片上的多晶硅層一般用來制備CMOS管的柵極、電阻或者電容的極板。多晶硅層的制備推薦采用化學(xué)腐蝕法配合機(jī)械研磨法，化學(xué)腐蝕法去除金屬化層（M1），機(jī)械研磨法去除金屬化層下的阻擋層，可以保證多晶層和接觸孔的制備效果。圖7為集成電路芯片內(nèi)部的多晶層數(shù)字單元照片，要求制備后的多晶柵極邊界、接觸孔、有源區(qū)邊界等關(guān)鍵位置無損傷、易區(qū)分。

圖7 多晶硅層制備效果圖

多晶硅層的去除主要采用化學(xué)腐蝕法，利用稀氫氟酸（HF）溶液進(jìn)行刻蝕，反應(yīng)過程為：HF將多晶硅層上下的SiO2介質(zhì)層腐蝕掏空，多晶硅從芯片表面自然掉落去除，刻蝕速率可通過氫氟酸與去離子水的比例來調(diào)整。其化學(xué)反應(yīng)方程式為[7]：

4.4 有源區(qū)層的制備

CMOS集成電路的數(shù)字單元是由PMOS管和NMOS管耦合組成，對(duì)于P型襯底硅集成電路，NMOS管直接在襯底上生長(zhǎng)，而PMOS管則生長(zhǎng)在N型阱內(nèi)。在樣品制備過程中，有源區(qū)層可以通過PN結(jié)染色法來制備，可以區(qū)分出P型襯底、PMOS管、NMOS管、N阱區(qū)邊界。這是由于PN結(jié)染色液對(duì)P型注入?yún)^(qū)刻蝕較快并腐蝕出微孔洞，微孔洞產(chǎn)生光陷阱效果而呈現(xiàn)深色，而N型注入?yún)^(qū)由于刻蝕速率慢、表面保持光滑而呈現(xiàn)出白色，兩者之間對(duì)光照呈現(xiàn)顯著的反射率差異，造成顏色上的反差[8]。

GJB3233-98《半導(dǎo)體集成電路失效分析程序和方法》第5.5.1.2.5磨角染色中給出了PN結(jié)染色顯示液的配方，見表1。

表1 PN結(jié)染色方法

實(shí)踐證明Cu染色液配方在操作過程中不易控制，推薦采用Dash腐蝕液配方可以獲得更好的染色效果，通用性也更好[6]。

實(shí)際上，PN結(jié)染色技術(shù)不僅可用于判斷CMOS管和阱區(qū)邊界，還適用于P-、P+和N+等輕、重?fù)诫s濃度區(qū)域的定性判斷。PN結(jié)染色技術(shù)同樣適用于模擬元件的區(qū)分和提取，例如PNP晶體管、NPN晶體管和阱電阻識(shí)別。圖8給出了數(shù)字單元有源區(qū)的阱及MOS管的染色效果。

圖8 有源區(qū)PN結(jié)染色制備效果圖

綜上所述，在芯片去層制備方法中，離子刻蝕法適用于去除玻璃鈍化層（Si3N4+SiO2）和金屬化層中間的SiO2介質(zhì)層，機(jī)械研磨法適用于金屬化層和阻擋層的去除；多晶硅層的制備推薦采用化學(xué)腐蝕配合機(jī)械研磨法，PN結(jié)染色推薦選用Dash腐蝕液進(jìn)行刻蝕。

5 總結(jié)

本文探討了集成電路芯片內(nèi)部各層次的去層制備方法，為滿足集成電路檢驗(yàn)和失效分析對(duì)芯片內(nèi)部各層次的制備需求，分別從玻璃鈍化層去除、金屬化層制備與去除、多晶層制備與去除、有源區(qū)染色4個(gè)方面提出了具體的制備方法，通過實(shí)例說明了選用離子刻蝕、化學(xué)腐蝕和機(jī)械研磨法的物理層次、材料和試驗(yàn)條件。本文的成果為GJB548B-2005、GJB4027A-2006以及GJB3233-98中相應(yīng)檢驗(yàn)和分析過程提供了具體實(shí)施方法，有助于推動(dòng)標(biāo)準(zhǔn)中相應(yīng)條款的實(shí)際應(yīng)用。