張 琦，曾燕萍，袁偉星，張景輝

（中科芯集成電路有限公司，江蘇無(wú)錫214072）

1 引言

大功率高性能系統(tǒng)級(jí)封裝（System-in-Package，SiP）具有功能極大化、尺寸微小化、多功能材料和豐富的有源或無(wú)源元件等特點(diǎn)。集成在SiP中的組件由于間距不斷減小造成熱流密度急劇增加，容易產(chǎn)生“熱點(diǎn)”問(wèn)題，對(duì)SiP的可靠性產(chǎn)生影響[1-3]。為實(shí)現(xiàn)電氣互連，需要提高基板走線密度并增加平面、過(guò)孔的數(shù)量，大量的電流經(jīng)電源分配網(wǎng)絡(luò)最終流入各個(gè)組件的管腳。流過(guò)導(dǎo)體的電流將產(chǎn)生焦耳熱從而影響SiP整體的溫度分布，與此同時(shí)溫度分布的改變將影響導(dǎo)體的導(dǎo)電率以及介質(zhì)的介電常數(shù)，可能引發(fā)信號(hào)完整性問(wèn)題并且影響到SiP的電壓、電流分布。直流壓降是電源噪聲的一部分，而電源噪聲會(huì)引起芯片紋波噪聲門(mén)限和設(shè)計(jì)裕度降低[4]，從而影響器件穩(wěn)定工作，因此需要綜合考慮電和熱的相互影響，也就是電熱耦合分析。文獻(xiàn)[5]對(duì)視頻處理電路進(jìn)行電熱耦合分析，發(fā)現(xiàn)焦耳熱會(huì)提高器件的最高溫度。文獻(xiàn)[6]以一款LFBGA芯片為例進(jìn)行電熱耦合分析，以熱阻和功率分布為基準(zhǔn)來(lái)判斷計(jì)算的收斂性，經(jīng)多次迭代得到穩(wěn)定的電熱耦合結(jié)果。文獻(xiàn)[7]對(duì)PCB進(jìn)行電熱耦合分析，討論電路中走線、過(guò)孔分布以及焦耳熱對(duì)溫度分布的影響并提出熱流控制概念，對(duì)PCB各向異性導(dǎo)熱率進(jìn)行優(yōu)化。

目前，多數(shù)電熱耦合仿真分析的對(duì)象是較為簡(jiǎn)單的組件，缺乏對(duì)大功率高性能SiP的研究分析，并且缺少對(duì)供電系統(tǒng)影響的討論。本文對(duì)復(fù)雜的大功率高性能SiP進(jìn)行電熱耦合分析，充分對(duì)比電熱耦合前后的溫度分布以及電源壓降，為設(shè)計(jì)出可靠的SiP提供指導(dǎo)。

2 SiP仿真模型

大功率高性能SiP包含DSP微組件、DDR微組件、CLK芯片、電阻電容、焊柱、氣密性陶瓷基板以及蓋板等，如圖1所示。采用建模軟件SpaceClaim對(duì)SiP進(jìn)行三維建模，其中DDR單片功耗為0.5 W，每個(gè)DDR微組件是由8顆DDR裸片通過(guò)TSV堆疊而成。DSP單片功耗為20 W，每2顆DSP裸片通過(guò)RDL工藝形成一個(gè)DSP微組件。底部CLK單片功耗為1.3 W，SiP整體功耗高達(dá)90.6 W，主要的熱源尺寸、數(shù)量以及功耗如表1所示。

表1 SiP中主要熱源的尺寸、數(shù)量及功耗

圖1 SiP模型示意圖

SiP三維模型建立后，經(jīng)Workbench平臺(tái)轉(zhuǎn)化至Icepak進(jìn)行熱仿真分析，按照J(rèn)EDEC的標(biāo)準(zhǔn)設(shè)置仿真環(huán)境，環(huán)境溫度設(shè)置為25℃。由于SiP整體功耗大，采用微通道冷卻方案輔助散熱。在仿真計(jì)算之前需要保證良好的網(wǎng)格貼體性，圖2為仿真模型網(wǎng)格劃分圖，可以看出網(wǎng)格能夠完整地表現(xiàn)SiP模型本身的特征，網(wǎng)格貼體性良好，在基板、芯片等關(guān)鍵組件進(jìn)行網(wǎng)格加密，從而有效提高計(jì)算的收斂性和準(zhǔn)確性。

圖2 SiP網(wǎng)格劃分示意圖

3 仿真實(shí)驗(yàn)及結(jié)果分析

采用軟件Icepak和SIwave實(shí)現(xiàn)SiP的電熱耦合迭代分析，具體的仿真流程如圖3所示。

圖3 電熱耦合仿真流程示意圖

圖4 是經(jīng)Icepak仿真得到的未考慮電熱耦合時(shí)SiP的溫度分布云圖，SiP最高溫度為109.358℃，且出現(xiàn)在底部CLK芯片上，這是由于基板上表面的芯片產(chǎn)生熱量后通過(guò)頂層的微通道水冷板迅速散熱，底部的CLK芯片不僅受到上表面大功率芯片產(chǎn)熱的影響，而且封閉在下蓋板內(nèi)，散熱受限因而溫度最高。

圖4 未考慮電熱耦合時(shí)的溫度分布云圖

SiP主要的用電組件是DSP芯片以及CLK芯片，故選取的端口包括基板中DSP0_VDD、DSP2_VDD和CLK1_3V3、CLK2_3V3等，基板布線如圖5所示。將表2中的電壓、電流數(shù)據(jù)添加到SIwave進(jìn)行基板的電仿真分析（DC仿真），得到功率分布統(tǒng)計(jì)和電壓分布圖，分別如表3和圖6所示。表3中的功率導(dǎo)致基板上布線層產(chǎn)生焦耳熱，從圖6可知，此時(shí)用電端電源引腳處實(shí)際電壓為0.6729 V。

表2 基板主要的電壓、電流數(shù)據(jù)統(tǒng)計(jì)

表3 功率分布統(tǒng)計(jì)

圖5 基板布線示意圖

將SIwave DC仿真結(jié)果導(dǎo)入Icepak，進(jìn)行首次電熱耦合分析并得到SiP的溫度分布云圖，如圖7所示?？紤]電熱耦合之后，SiP最高溫度為115.116℃，比未考慮電熱耦合的結(jié)溫增加5.758℃。溫度分布和電壓分布都未穩(wěn)定，按照電熱耦合的分析流程進(jìn)行下次迭代分析，最終的功率分布統(tǒng)計(jì)和電壓分布分別如表4和圖8所示。

圖7 第一次電熱耦合仿真后的溫度分布云圖

從表4可知，每層銅層上的功率都有所增加，引起焦耳熱的增加，繼而提高SiP的結(jié)溫。表5是多次迭代過(guò)程中記錄的溫度和電壓數(shù)據(jù)，與初始結(jié)溫相比，經(jīng)6次迭代后最高溫度上升6.34%，且計(jì)算收斂。由圖8可知，迭代后用電端電源引腳處實(shí)際電壓為0.6345 V，與圖6相比減少5.7%。溫度的變化會(huì)影響導(dǎo)體的導(dǎo)電率，根據(jù)文獻(xiàn)[7]，可知銅的導(dǎo)電率以及熱導(dǎo)率隨溫度的變化曲線如圖9所示。從圖9可知，隨著溫度的升高，銅層導(dǎo)電率下降，故銅層導(dǎo)電能力下降，引起更大的直流壓降。通常芯片要求的電壓變化范圍是理想電平的±5%[8]，仿真結(jié)果表明溫度的變化嚴(yán)重影響供電系統(tǒng)的性能。綜上，采用電熱耦合的方法有效評(píng)估了SiP的設(shè)計(jì)可靠性，為減小用電端電源引腳處實(shí)際電壓的改變量，可以從降低SiP結(jié)溫以及優(yōu)化電源分配網(wǎng)絡(luò)等角度出發(fā)。

圖9 銅的導(dǎo)電率以及熱導(dǎo)率與溫度之間的關(guān)系[7]

表5 電熱耦合迭代分析的溫度、電壓數(shù)據(jù)記錄

圖8 6次迭代后的電壓分布圖

表4 6次迭代后的功率統(tǒng)計(jì)

圖6 電壓分布圖

4 結(jié)論

本文對(duì)大功率高性能SiP進(jìn)行電熱耦合分析，充分考慮焦耳熱以及銅層導(dǎo)電率等因素的影響，利用軟件Icepak和SIwave實(shí)現(xiàn)電與熱數(shù)據(jù)的交互。與單一的熱分析和電分析相比，考慮電熱耦合后SiP結(jié)溫上升6.34%，用電端電源引腳處實(shí)際電壓減小5.7%，需采用更先進(jìn)的散熱方案并優(yōu)化供電系統(tǒng)，以滿足SiP的可靠性需求。綜上所述，采用電熱耦合分析的方法，可以有效評(píng)估大功率高性能SiP設(shè)計(jì)的可靠性。