錢宏文，郝劉周，趙正，楊文豪，劉繼祥

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫 214035）

產(chǎn)品的環(huán)境可靠性試驗(yàn)是保障和提高軍品環(huán)境適應(yīng)性的重要環(huán)節(jié)，諸如軍品需進(jìn)行高低溫工作、溫度沖擊、隨機(jī)振動(dòng)、老煉等標(biāo)準(zhǔn)化試驗(yàn)，才能保證產(chǎn)品使用過(guò)程中的穩(wěn)定性。為簡(jiǎn)化研制過(guò)程中的測(cè)試操作步驟并提高測(cè)試效率，針對(duì)某傳感載頻數(shù)據(jù)處理板研制了專用的載頻模擬及檢測(cè)系統(tǒng)，該系統(tǒng)并行輸出四通道載頻數(shù)據(jù)，并實(shí)時(shí)檢測(cè)4 塊被測(cè)板卡信號(hào)處理單元的功能是否正常。

1 方案設(shè)計(jì)

載頻通訊模擬測(cè)試系統(tǒng)能夠同時(shí)并行輸出四通道載頻信號(hào)，并接收被測(cè)板卡的反饋，通過(guò)CAN 總線發(fā)至上位機(jī)進(jìn)行處理。該系統(tǒng)由3 部分組成：方波電源發(fā)生器模塊、信號(hào)傳輸背板、載頻模擬及檢測(cè)模塊。

方波電源發(fā)生器模塊由純硬件實(shí)現(xiàn)，PWM 波調(diào)制器通過(guò)CT 和RT 參數(shù)調(diào)節(jié)PWM 產(chǎn)生頻率，輸出的兩個(gè)信號(hào)VOUTA 和VOUTB 分別接在MOSFET 驅(qū)動(dòng)器輸入端的HIN 和LIN 引腳，控制NMOS 管的驅(qū)動(dòng)輸出交替變化的方波28 V 電源信號(hào)，頻率由CT 和RT決定，最終輸出±28 V，10 kHz 方波電源信號(hào)。整體的電路實(shí)現(xiàn)框圖如圖1 所示。

信號(hào)傳輸背板主要傳輸載頻信號(hào)、ID 配置信號(hào)以及CAN 總線信號(hào)。

圖1 電路實(shí)現(xiàn)框圖

載頻模擬及檢測(cè)模塊基于FPGA 實(shí)現(xiàn)，F(xiàn)PGA通過(guò)數(shù)字離散量向被測(cè)板卡配置ID，每塊被測(cè)板卡擁有獨(dú)立的ID 號(hào)，上電完成后首先配置ID。載頻數(shù)據(jù)的模擬由FPGA 產(chǎn)生四路獨(dú)立的1 kHz 和2 kHz的PWM 波，通過(guò)選擇器將基波SCI 載頻信號(hào)模擬數(shù)據(jù)調(diào)制至1 kHz 和2 kHz 的載頻上，最終通過(guò)變壓器耦合發(fā)出；數(shù)據(jù)監(jiān)測(cè)部分由解碼器通過(guò)配置頻率為2 kHz 解調(diào)出目標(biāo)數(shù)據(jù)。將檢測(cè)數(shù)據(jù)以CAN 總線的形式上傳至上位機(jī)進(jìn)行比對(duì)，系統(tǒng)框圖如圖2 所示。

圖2 系統(tǒng)實(shí)現(xiàn)框圖

根據(jù)方案設(shè)計(jì)測(cè)試系統(tǒng)，效果如圖3 所示，左側(cè)4 塊被測(cè)板為某傳感器載頻信號(hào)處理板#1～#4，右側(cè)兩塊單板分別為載頻模擬及檢測(cè)模塊和方波電源發(fā)生器模塊，信號(hào)傳輸背板位于內(nèi)部地面，上述6 張板卡均通過(guò)連接器固定在背板上。

圖3 產(chǎn)品效果圖

2 信號(hào)模擬及檢測(cè)

2.1 信號(hào)模擬

根據(jù)某傳感器載頻信號(hào)處理單元接收1 kHz 和2 kHz 作為載波的SCI 信號(hào)，由信號(hào)模擬單元以固定間隔向4 塊被測(cè)板卡模擬發(fā)送載頻信號(hào)。被測(cè)板卡每接收到一次正確的信號(hào)后50 ms 內(nèi)向模擬測(cè)試系統(tǒng)發(fā)送反饋信息。

模擬檢測(cè)系統(tǒng)并行發(fā)出4 個(gè)通道的載波信號(hào)和SCI 基波信號(hào)，經(jīng)過(guò)選擇器將基波信號(hào)調(diào)制至載波中，圖4 所示CH1 通道為基波SCI 信號(hào)0x01、0x01、0x01、0x03，CH2 通道為調(diào)制合成后的波形。

圖4 壓力傳感載頻信號(hào)模擬

2.2 信號(hào)檢測(cè)

信號(hào)檢測(cè)實(shí)為信號(hào)模擬的逆過(guò)程，解碼出調(diào)制在1 kHz 和2 kHz 上的基波信號(hào)，由解碼器芯片硬件解碼，調(diào)節(jié)解碼器的中心頻率為1 kHz 和濾波帶寬2 kHz，將目標(biāo)信號(hào)解調(diào)出SCI 串口信號(hào)，F(xiàn)PGA 接收后通過(guò)另一路串口將信號(hào)上傳至上位機(jī)，上位機(jī)以CAN 總線形式實(shí)時(shí)檢測(cè)被測(cè)板卡的狀態(tài)反饋數(shù)據(jù)，根據(jù)被測(cè)板卡通訊協(xié)議，與檢測(cè)數(shù)據(jù)進(jìn)行比對(duì)作出正誤判斷以實(shí)現(xiàn)各項(xiàng)測(cè)試。如圖5 所示，CH2 通道為目標(biāo)合成信號(hào)0xF4、0x01、0x00、0xF5，CH2 通道為解調(diào)出的目標(biāo)信號(hào)波形。

圖5 壓力傳感載頻信號(hào)檢測(cè)

2.3 ID離散量配置

每塊被測(cè)板卡對(duì)應(yīng)唯一獨(dú)立ID 信號(hào)，整個(gè)系統(tǒng)上電后首先進(jìn)行4 塊產(chǎn)品的ID 配置，離散量由FPGA直連經(jīng)過(guò)背板至載頻產(chǎn)品，00 對(duì)應(yīng)ID 號(hào)為0，01 對(duì)應(yīng)ID 號(hào)為1，10 對(duì)應(yīng)ID 號(hào)為2，11 對(duì)應(yīng)ID 號(hào)為3。

3 軟件實(shí)現(xiàn)

3.1 載頻通訊協(xié)議

上位機(jī)下發(fā)載頻通訊命令，“校驗(yàn)和”取保留信息之和的低8 位，載頻通訊協(xié)議設(shè)置如表1 所示，波特率115 200，命令下發(fā)后四路載頻信號(hào)并行發(fā)出，等待200 ms 后反饋至上位機(jī)，反饋信息共20 字節(jié)，將4 個(gè)載頻信息同時(shí)反饋至上位機(jī)。載頻通訊反饋的“校驗(yàn)和”取每個(gè)載頻反饋數(shù)據(jù)之和的低8 位。載頻通訊反饋信息如表2 所示。

表1 載頻通訊協(xié)議的字節(jié)定義

表2 載頻通訊信號(hào)反饋的字節(jié)定義

3.2 幀數(shù)據(jù)誤碼避免機(jī)制

FPGA 自接收到有效命令開始計(jì)時(shí)200 ms 反饋至上位機(jī)，且與上位機(jī)的串口通信具備錯(cuò)誤可恢復(fù)機(jī)制：

1）當(dāng)接收到的命令為非有效信息（如校驗(yàn)錯(cuò)誤、頭尾錯(cuò)誤）而長(zhǎng)度正確時(shí)，反饋至上位機(jī)信息如表3所示。

表3 幀數(shù)據(jù)錯(cuò)誤反饋的字節(jié)定義

2）當(dāng)接收到的命令字節(jié)長(zhǎng)度異常（如長(zhǎng)于或短于正確幀長(zhǎng)度）時(shí)，接收緩存以55 為幀頭，若長(zhǎng)于21 byte 長(zhǎng)度，則截取前21 byte，發(fā)送幀錯(cuò)誤反饋；若短于21 byte 長(zhǎng)度，則直接清除，無(wú)反饋信息。

3.3 軟件流程

完成一次四通道并行測(cè)試，需對(duì)產(chǎn)品的每項(xiàng)功能全覆蓋，軟件實(shí)現(xiàn)流程具體分為產(chǎn)品ID 配置及ID識(shí)別、指令報(bào)文、載頻響應(yīng)報(bào)文、載頻通訊和系統(tǒng)狀態(tài)。

1）ID 配置測(cè)試

以FPGA 直連的方式分別設(shè)置測(cè)試位ID 輸出引腳為001、002、003、004。

2）ID 識(shí)別測(cè)試

采集CAN 總線上被測(cè)板卡的狀態(tài)報(bào)文并進(jìn)行判斷，若收到ID 對(duì)應(yīng)的CAN 報(bào)文，則ID 識(shí)別正確，否則測(cè)試失敗并記錄log 信息。

3）指令報(bào)文測(cè)試

采集壓力傳感載頻處理單元CAN 總線指令應(yīng)答，并進(jìn)行判斷，若數(shù)據(jù)內(nèi)容正確，則指令應(yīng)答成功，否則測(cè)試失敗并記錄log 信息。

4）載頻響應(yīng)報(bào)文及載頻通訊測(cè)試

FPGA 接收到上位機(jī)發(fā)送的載頻信息測(cè)試指令，并完成載頻發(fā)送后進(jìn)入檢測(cè)接收模式，查看被測(cè)板卡的載頻響應(yīng)情況并進(jìn)行判斷，若數(shù)據(jù)內(nèi)容與指令報(bào)文數(shù)據(jù)一致，則載頻發(fā)送功能正確，否則測(cè)試失敗并記錄log 信息。

5）系統(tǒng)狀態(tài)測(cè)試

CAN 總線采集每個(gè)通道壓力傳感載頻處理單元的正常報(bào)文及實(shí)時(shí)自檢狀態(tài)，包括二次電源和關(guān)鍵器件功能檢測(cè)，完成一次并行測(cè)試。

具體測(cè)試流程如圖6 所示。

4 測(cè)試與驗(yàn)證

通過(guò)LabVIEW 顯示各階段測(cè)試數(shù)據(jù)，并將每個(gè)通道的測(cè)試結(jié)果以顯示燈的形式表現(xiàn)，累計(jì)并記錄錯(cuò)誤log 信息，圖7 所示為整體驗(yàn)證平臺(tái)以及測(cè)試實(shí)時(shí)信息。

圖7 整體驗(yàn)證平臺(tái)及測(cè)試實(shí)時(shí)信息

5 結(jié)束語(yǔ)

該設(shè)計(jì)以FPGA 為控制核心，結(jié)合載頻信號(hào)的調(diào)制與解調(diào)原理，實(shí)現(xiàn)了同時(shí)測(cè)試四路某傳感器載頻信號(hào)處理板的測(cè)試功能。經(jīng)驗(yàn)證，已成功應(yīng)用于該信號(hào)處理板的環(huán)境試驗(yàn)環(huán)節(jié)，在此基礎(chǔ)上進(jìn)行了系統(tǒng)測(cè)試，大大簡(jiǎn)化了測(cè)試流程，提高了測(cè)試效率，實(shí)現(xiàn)了對(duì)多款產(chǎn)品的并行測(cè)試成果。