彭慶堯 吳旦昱 *周 磊武 錦劉新宇

(1.中國(guó)科學(xué)院微電子研究所，北京 100029；2.中國(guó)科學(xué)院大學(xué)微電子學(xué)院，北京 100049)

直接射頻采樣模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)是直接射頻采樣接收機(jī)的關(guān)鍵組成部分，通常具有高速、高精度、高采樣率的特點(diǎn)。但由于受到數(shù)字信號(hào)處理技術(shù)與微電子技術(shù)發(fā)展的限制，后續(xù)的數(shù)字信號(hào)處理器(Digital Signal Processor，DSP)難以對(duì)ADC 采樣得到的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理[1]。為了解決高速ADC 與低速DSP 之間的矛盾，就需要對(duì)采樣后的信號(hào)進(jìn)行預(yù)處理[2]。數(shù)字下變頻器(Digital Down Converter，DDC)是一種為解決這種矛盾而誕生的電路[3-4]。如圖1 所示，在射頻采樣接收機(jī)中，DDC 通常位于射頻采樣ADC 與DSP之間，它的功能是降低信號(hào)的中心頻率、降低信號(hào)的采樣率與過濾高頻噪聲[5]。

圖1 直接射頻采樣接收機(jī)

同時(shí)，多抽取模式的DDC 也是需要關(guān)注的。隨著無線通信技術(shù)的發(fā)展，載波帶寬種類繁多。針對(duì)無線通信中各種應(yīng)用場(chǎng)景，具有多種抽取模式的DDC可以很好地應(yīng)用于這些場(chǎng)景和多種載波帶寬，節(jié)省后端DSP 的計(jì)算資源，降低系統(tǒng)功耗和成本[6-8]。

本文在深入研究了多種DDC 的實(shí)現(xiàn)方案后，提出了一種多模式DDC 結(jié)構(gòu)，并基于28 nm 工藝將其內(nèi)嵌于ADC 中，實(shí)現(xiàn)了DDC 的GDSII 版圖設(shè)計(jì)。與前人設(shè)計(jì)相比，本設(shè)計(jì)優(yōu)化了電路結(jié)構(gòu)，提高了抽取濾波器的工作時(shí)鐘頻率，實(shí)現(xiàn)了14 種抽取模式，能夠?qū)崿F(xiàn)較高的阻帶衰減。

1 電路結(jié)構(gòu)

本文設(shè)計(jì)的DDC 整體結(jié)構(gòu)如圖2 所示。輸入信號(hào)經(jīng)過正交混頻后，分別通過I＼Q 兩路抽取濾波器組進(jìn)行抽取和濾波后輸出。設(shè)計(jì)中包含一個(gè)數(shù)控振蕩器(Numerically Controlled Oscillator，NCO)，用于產(chǎn)生混頻所需的正弦波與余弦波。I＼Q 兩路信號(hào)分別經(jīng)過抽取濾波器組完成低通濾波與抽取，濾波器組可以構(gòu)成14 種不同的抽取模式以適應(yīng)不同場(chǎng)景下的應(yīng)用需求。

圖2 DDC 整體結(jié)構(gòu)

1.1 數(shù)控振蕩器

NCO 用于對(duì)輸入的信號(hào)混頻，需要產(chǎn)生最大fs/2頻率的正弦波，并能夠?qū)Ξa(chǎn)生正弦波的頻率與相位進(jìn)行控制。本文設(shè)計(jì)的NCO 結(jié)構(gòu)如圖3 所示，包含相位累加器、相位寄存器、相位偏移器和相位振幅映射器。前三個(gè)部分通過累加頻率控制字并疊加一個(gè)初始相位產(chǎn)生當(dāng)前相位；相位振幅映射器將當(dāng)前的相位映射到相應(yīng)的振幅。

圖3 NCO 結(jié)構(gòu)

常見的相位振幅映射器有使用只讀存儲(chǔ)器(Read-Only Memory，ROM)查找表的方法和基于坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算法(Coordinate Rotation Digital Computer，CORDIC)的方法。基于ROM 查找表的方法，預(yù)先將計(jì)算好的振幅值存在ROM 中，使用時(shí)根據(jù)相位值查找對(duì)應(yīng)的振幅值[9]。采用這種方法設(shè)計(jì)的相位振幅映射器原理簡(jiǎn)單易實(shí)現(xiàn)，但輸出精度完全依賴于ROM 的數(shù)據(jù)位寬，另一方面，輸出信號(hào)的頻率下限越低，意味著輸出振幅的精度越高，則所需要的ROM 容量越大。因此基于ROM 查找表的方法不可避免地會(huì)占用大量的面積?；贑ORDIC 的方法對(duì)向量旋轉(zhuǎn)進(jìn)行迭代，通過逼近目標(biāo)角度來計(jì)算得出正余弦值。這種方法只用到了加法與移位運(yùn)算，同時(shí)使用流水線結(jié)構(gòu)，因此可以在輸出精度足夠的情況下，保持較高的采樣率，也不會(huì)受到ROM 容量的限制[10-11]。本文采用了基于CORDIC 算法實(shí)現(xiàn)的數(shù)控振蕩器，通過增加流水線加法器在保持1 GHz 工作時(shí)鐘頻率下，增加了數(shù)據(jù)精度，實(shí)現(xiàn)了較高的無雜散動(dòng)態(tài)范圍。

1.2 抽取濾波器組

信號(hào)經(jīng)過混頻后，頻譜被搬移至基帶。此時(shí)，信號(hào)頻譜附近的噪聲也被搬移至基帶附近，同時(shí)基帶信號(hào)仍保持著較高的采樣率。抽取濾波器組的目的就是濾除噪聲，同時(shí)降低基帶信號(hào)的采樣率。

隨著無線通信技術(shù)的發(fā)展，載波帶寬種類繁多。針對(duì)無線通信中的多種應(yīng)用場(chǎng)景，DDC 也需要提供多種下變頻模式。文獻(xiàn)[7]通過級(jí)聯(lián)多個(gè)二抽取濾波器，在不同的情況下旁路掉不需要的抽取濾波器實(shí)現(xiàn)了多種抽取模式，這種設(shè)計(jì)因結(jié)構(gòu)簡(jiǎn)單而常被采用，但能夠?qū)崿F(xiàn)的抽取模式較少，且只能實(shí)現(xiàn)2 的冪次方倍抽取。為了實(shí)現(xiàn)多種下變頻模式，本文設(shè)計(jì)了若干具有不同系數(shù)的濾波器，在不同應(yīng)用情況下，通過多路選擇器選通不同的濾波器與抽取率的組合。

多模式濾波器組抽取功能的實(shí)現(xiàn)方式有兩種，一種方法是所有電路都工作在主時(shí)鐘下，通過計(jì)數(shù)器產(chǎn)生有效信號(hào)來告知下級(jí)電路哪一時(shí)刻的數(shù)據(jù)是有效的。這種方法設(shè)計(jì)思路簡(jiǎn)單，代碼上易于實(shí)現(xiàn)，但在實(shí)際應(yīng)用中所有電路都工作在主時(shí)鐘下，翻轉(zhuǎn)率高會(huì)導(dǎo)致動(dòng)態(tài)功耗過高，所有時(shí)序電路都約束在高速的主時(shí)鐘下也會(huì)為后端綜合與設(shè)計(jì)帶來困難。另一種方法是通過時(shí)鐘分頻產(chǎn)生全部所需的時(shí)鐘信號(hào)，提供給對(duì)應(yīng)的抽取濾波器。使用這種方法，越靠后的抽取濾波器必然會(huì)工作在速度越低的時(shí)鐘下，減少了動(dòng)態(tài)功耗；另一方面，在不使用某些抽取濾波器時(shí)，時(shí)鐘管理模塊提供給該濾波器的時(shí)鐘拉低，使該模塊不工作從而消除了短路功耗，進(jìn)一步減少整體電路功耗。濾波器組結(jié)構(gòu)如圖4 所示，時(shí)鐘管理模塊產(chǎn)生主時(shí)鐘與主時(shí)鐘的2～48 分頻時(shí)鐘，分別為clk1、clk2～clk48，根據(jù)不同情況下的濾波器配置，提供給每個(gè)濾波器對(duì)應(yīng)的輸入時(shí)鐘和輸出時(shí)鐘。圖5 為抽取系數(shù)為48 時(shí)濾波器組結(jié)構(gòu)與時(shí)鐘配置。

圖4 濾波器組結(jié)構(gòu)與時(shí)鐘配置

圖5 抽取系數(shù)為48 時(shí)濾波器組結(jié)構(gòu)與時(shí)鐘配置

2 電路設(shè)計(jì)

2.1 CORDIC 算法與流水線實(shí)現(xiàn)

CORIDC 算法的核心思想是“二分法逼近”。通過預(yù)設(shè)一組特定的角度，計(jì)算時(shí)，逐次旋轉(zhuǎn)這些角度，最終逼近目標(biāo)角度，并在每次旋轉(zhuǎn)中進(jìn)行計(jì)算，最后得到目標(biāo)角度的正余弦值。

當(dāng)圖6 中A向量旋轉(zhuǎn)到B向量時(shí)，有等式(1):

圖6 向量旋轉(zhuǎn)示意

則第i次旋轉(zhuǎn)時(shí)，將等式轉(zhuǎn)化為矩陣形式，有等式(2):

提取出公因式cosθi-1后得到等式(3):

化簡(jiǎn)計(jì)算，可以令tanθi＝2-isi，利用二進(jìn)制的運(yùn)算法則將乘法運(yùn)算轉(zhuǎn)換為移位運(yùn)算。其中si為tanθi的符號(hào)，也代表著旋轉(zhuǎn)的方向。若從x軸處，也即x0＝1，y0＝0 處開始逆時(shí)針旋轉(zhuǎn)，每旋轉(zhuǎn)一次θi后檢測(cè)當(dāng)前角度與目標(biāo)角度的差距，若不足則繼續(xù)逆時(shí)針旋轉(zhuǎn)，若超出則順時(shí)針旋轉(zhuǎn)。累計(jì)旋轉(zhuǎn)n次后，有等式(4):

在等式的基礎(chǔ)上，加入z0＝θ，zi＝zi-1-si-1θi-1，其中θ為需要計(jì)算正余弦值的目標(biāo)角度，依據(jù)此設(shè)計(jì)出流水線結(jié)構(gòu)如圖7 所示。

圖7 CORDIC 算法的流水線結(jié)構(gòu)

2.2 多模式抽取濾波器組

2.2.1 單級(jí)濾波器與抽取

和無限沖激響應(yīng)(Infinite Impulse Response，IIR)數(shù)字濾波器相比，有限沖激響應(yīng)(Finite Impulse Response，F(xiàn)IR)數(shù)字濾波器線性相位延遲，且由于極點(diǎn)全部在原點(diǎn)，運(yùn)行更加穩(wěn)定。FIR 數(shù)字濾波器的缺點(diǎn)是設(shè)計(jì)復(fù)雜，但可以使用計(jì)算機(jī)輔助設(shè)計(jì)。借助MATLAB 的Filter Design ＆ Analysis 工具，就可以快速準(zhǔn)確地得到目標(biāo)濾波器的階數(shù)與抽頭系數(shù)?？紤]到系統(tǒng)穩(wěn)定性和實(shí)現(xiàn)更大的信噪比與無衰減通帶帶寬，本文采用了級(jí)聯(lián)FIR 濾波器的方案。

為實(shí)現(xiàn)降低采樣率的功能，信號(hào)還需要經(jīng)過抽取。D倍抽取一般指每D個(gè)信號(hào)抽出一個(gè)信號(hào)，其余舍棄，D為整數(shù)，稱為抽取因子。信號(hào)經(jīng)過D倍抽取后，采樣率變?yōu)樵瓉淼?/D，同時(shí)信號(hào)的頻譜發(fā)生周期性拓展。根據(jù)奈奎斯特采樣定理，采樣率需要大于信號(hào)最大頻率的兩倍，否則會(huì)發(fā)生混疊導(dǎo)致信號(hào)失真。

N抽頭FIR 數(shù)字濾波器的差分方程為式(6):

式中:bk為單位沖激響應(yīng)h(n)的序列值。對(duì)于有限沖激響應(yīng)數(shù)字濾波器，bk包含有限個(gè)非零值。設(shè)計(jì)中采用了半帶(Half-band，HB)FIR 濾波器，HB FIR濾波器的特征是濾波器的幅頻響應(yīng)關(guān)于1/4 采樣頻率對(duì)稱，通帶波紋與阻帶波紋相等。這些特征決定了濾波器的抽頭數(shù)為奇數(shù)個(gè)，bk中有接近一半的值為零，且抽頭系數(shù)具有對(duì)稱性如式(7)所示。

根據(jù)這些特性，系數(shù)為零意味著可以省去接近一半的乘法器；系數(shù)對(duì)稱意味著可以通過提取公因式的方法，將先乘后加的計(jì)算順序改變?yōu)橄燃雍蟪耍贉p少接近一半的乘法器。這種選擇可以優(yōu)化濾波器結(jié)構(gòu)，減少加法器與乘法器的數(shù)量，節(jié)省消耗的電路資源。因此，N抽頭HB FIR 濾波器的差分方程為式(8):

按照差分方程設(shè)計(jì)的常見的2 倍抽取濾波器的結(jié)構(gòu)如圖8 所示。

圖8 2 倍抽取N 抽頭HB FIR 濾波器結(jié)構(gòu)

信號(hào)序列x(n)經(jīng)過濾波后得到y(tǒng)(n)，再經(jīng)過2倍抽取后得到序列y(2n)?？紤]到對(duì)經(jīng)過計(jì)算后的數(shù)據(jù)進(jìn)行2 倍抽取，本質(zhì)上就是每隔一個(gè)數(shù)據(jù)舍棄掉一個(gè)數(shù)據(jù)，若令輸出信號(hào)序列為y(m)＝y(tǒng)(2n)，此時(shí)觀察抽取后的差分方程式(9):

式中:x(m)＝x(2n)，代表經(jīng)過2 倍抽取后的輸入信號(hào)序列。根據(jù)方程可以看出，濾波后抽取可以等效為，對(duì)計(jì)算前的數(shù)據(jù)x(n)進(jìn)行2 倍抽取，因此可以將抽取濾波器的結(jié)構(gòu)再次優(yōu)化，把抽取環(huán)節(jié)移動(dòng)到計(jì)算環(huán)節(jié)之前、移位寄存器環(huán)節(jié)之后。最終優(yōu)化后的濾波器結(jié)構(gòu)如圖9 所示。

圖9 優(yōu)化后的2 倍抽取N 抽頭HB FIR 濾波器結(jié)構(gòu)

但不能將抽取環(huán)節(jié)再向前移動(dòng)，因?yàn)槿粼谳斎霑r(shí)就進(jìn)行抽取，則差分方程中不會(huì)包含一項(xiàng)。而對(duì)于N(奇數(shù))抽頭的HB FIR 濾波器，存在，使得無法忽略，也即無法在信號(hào)序列輸入時(shí)就進(jìn)行2 倍抽取。

優(yōu)化后的抽取濾波器，實(shí)際上是在不改變抽取與濾波的差分方程，也即不改變工作原理的基礎(chǔ)上，降低了加法器與乘法器的工作頻率，可以使濾波器工作在更高的時(shí)鐘頻率下，也因此可以適應(yīng)更高的輸入信號(hào)帶寬。

以2 倍抽取N抽頭的HB FIR 濾波器為例，按照表1 分別設(shè)計(jì)出每一種濾波器。

表1 濾波器組用到的濾波器

2.2.2 濾波器組設(shè)計(jì)

對(duì)于項(xiàng)目中要求的DDC 的抽取系數(shù)，按照表2設(shè)計(jì)了濾波器的組合方案，濾波器的輸入時(shí)鐘與后續(xù)時(shí)鐘由時(shí)鐘管理模塊產(chǎn)生，clk1、clk2～clk48 為主時(shí)鐘clk 與其2 至48 分頻時(shí)鐘，所有情況下輸入采樣率均為fs。

表2 每種抽取模式與濾波器組合

3 電路實(shí)現(xiàn)與仿真

3.1 RTL 級(jí)設(shè)計(jì)與仿真

本文使用Verilog HDL 編碼實(shí)現(xiàn)上述DDC 電路，其中濾波器抽頭系數(shù)由MATLAB 輔助設(shè)計(jì)。設(shè)計(jì)完成后通過ModelSim 對(duì)電路進(jìn)行仿真驗(yàn)證，借助MATLAB 分析輸出信號(hào)頻譜。

最終仿真結(jié)果顯示，本文設(shè)計(jì)的基于CORDIC算法的NCO 工作在1 GHz 時(shí)鐘頻率下，輸出350 MHz 正弦波時(shí)，無雜散動(dòng)態(tài)范圍可達(dá)110.4 dB，如圖10 所示。

圖10 NCO 輸出350 MHz 正弦波頻譜

整體電路仿真通過輸入激勵(lì)信號(hào)為0～500 MHz 的掃描信號(hào)，得到DDC 在14 種抽取模式下，輸出信號(hào)的頻譜分別為圖11～圖24。

圖11～圖24 顯示，所有抽取模式下的DDC 都具有平緩的通帶，阻帶衰減均大于100 dB，某些模式下即使存在次波峰衰減低于80 dB，但經(jīng)過抽取后，均折疊到阻帶或過渡帶，并不影響通帶性能，DDC 滿足設(shè)計(jì)需求。各抽取模式的詳細(xì)參數(shù)如表3所示。

表3 每種抽取模式的-3 dB 帶寬與阻帶衰減

圖11 2 倍抽取DDC 頻譜圖

圖12 3 倍抽取DDC 頻譜圖

圖13 4 倍抽取DDC 頻譜圖

圖14 6 倍抽取DDC 頻譜圖

圖15 8 倍抽取DDC 頻譜圖

圖16 10 倍抽取DDC 頻譜圖

圖17 12 倍抽取DDC 頻譜圖

圖18 15 倍抽取DDC 頻譜圖

圖19 16 倍抽取DDC 頻譜圖

圖20 20 倍抽取DDC 頻譜圖

圖21 24 倍抽取DDC 頻譜圖

圖22 30 倍抽取DDC 頻譜圖

圖23 40 倍抽取DDC 頻譜圖

圖24 48 倍抽取DDC 頻譜圖

表4 給出了其他文獻(xiàn)與本文中DDC 參數(shù)的對(duì)比，本文提出的DDC 設(shè)計(jì)在抽取模式數(shù)量、通帶帶寬和阻帶衰減方面均有一定的優(yōu)勢(shì)。

表4 DDC 參數(shù)對(duì)比

3.2 ASIC 實(shí)現(xiàn)與后仿真

本文設(shè)計(jì)的DDC 與其他數(shù)字部分模塊一起嵌入1 GS/s 14 bit ADC 進(jìn)行流片，所有數(shù)字部分電路基于28 nm 工藝，使用Synopsys 公司的Design Compiler 和IC Compiler 完成RTL 代碼的綜合與布局布線。

圖25 為DDC 輸出波形的前、后仿真結(jié)果對(duì)比，經(jīng)過Prime Time 對(duì)電路的時(shí)序分析，各路徑的延時(shí)均滿足了建立時(shí)間與保持時(shí)間的要求，后仿結(jié)果顯示電路功能與前仿一致，該電路滿足設(shè)計(jì)需求。

圖25 DDC 輸出波形的前、后仿真結(jié)果

數(shù)字部分的IR_DROP 如圖26 所示，在設(shè)定供電電壓0.9 V，翻轉(zhuǎn)率0.8(每周期80%的單元發(fā)生翻轉(zhuǎn))條件下，VDD 的IR_DROP 低于29.86 mV，絕大部分低于8.96 mV；VSS 的IR_DROP 低于26.44 mV，絕大部分低于10.58 mV；均低于滿幅電壓的3.5%，滿足設(shè)計(jì)要求。

圖26 VDD 的IR_DROP 圖

最終數(shù)字部分版圖面積為1 300 μm×1 370 μm(DDC 約占67%)，仿真功耗為301.7 mW。通過STA靜態(tài)時(shí)序分析、IR_DROP 分析、DRC 與LVS 等檢查，確定了本設(shè)計(jì)滿足ASIC 設(shè)計(jì)要求，功能完善。

4 結(jié)論

在研究了現(xiàn)有數(shù)字下變頻電路的基礎(chǔ)上，本文提出了一種多模式DDC 電路結(jié)構(gòu)。該DDC 作為一款A(yù)DC 芯片的數(shù)據(jù)處理模塊，使用ASIC 設(shè)計(jì)方法實(shí)現(xiàn)。文章改進(jìn)了傳統(tǒng)的抽取濾波器結(jié)構(gòu)，使其具有更高的工作頻率，同時(shí)提出了一種實(shí)現(xiàn)多抽取模式的方法，在28 nm 工藝下完成了版圖設(shè)計(jì)。本設(shè)計(jì)可以工作在1 GHz 時(shí)鐘下，對(duì)1 GS/s 的14 bit 數(shù)據(jù)進(jìn)行下變頻與抽取，共可以實(shí)現(xiàn)14 種抽取模式，抽取系數(shù)包括2、3、4、6、8、10、12、15、16、20、24、30、40、48，最低阻帶衰減達(dá)到100.4 dB。其中NCO 的無雜散動(dòng)態(tài)范圍達(dá)到110.4 dB。此外，基于本文提出的多模式DDC，還可以利用時(shí)鐘門控設(shè)計(jì)，在不同模式下關(guān)閉不工作的濾波器，以減少電路的功耗。本文提出的設(shè)計(jì)為直接射頻采樣ADC 中的多模式DDC 電路提供了一種更好的選擇。