鄧曉斌

（富智康（南京）通訊有限公司，江蘇 南京 210000）

前言：新時(shí)期高新技術(shù)突破升級(jí)使芯片封裝布線難度提升，相較于PCB，芯片封裝基板線間距更加精細(xì)化，對(duì)于信號(hào)傳輸質(zhì)量的要求逐漸上升。因此，有必要優(yōu)化低功耗高速信號(hào)布線工作，科學(xué)選擇雙層、低成本的高速信號(hào)布線方案，探究解決信號(hào)串?dāng)_情況的途徑，提升其傳輸質(zhì)量，實(shí)現(xiàn)DDR 的高密度、高質(zhì)量布線。

一、封裝布線工作中基板傳輸線的電性能分析

針對(duì)高速信號(hào)，有必要科學(xué)布置信號(hào)線，提升其傳輸質(zhì)量，結(jié)合時(shí)域仿真和頻域仿真效果完成布線設(shè)計(jì)，以下圍繞幾方面探究基層傳輸線電性能：

（一）反射和插入損耗

若想探究高速信號(hào)的反射損耗、插入損耗，進(jìn)一步分析耦合、反射損耗、回流路徑的走線層，需要依托基板結(jié)構(gòu)，構(gòu)建對(duì)應(yīng)的傳輸線模型，針對(duì)不同模型建議設(shè)置差異化線間距和線寬[1]。例如構(gòu)建線寬分別是25μm、25μm、40μm 的模型，對(duì)應(yīng)線間距是25μm、45μm、24μm，此設(shè)計(jì)形式考慮到加工工藝和布線空間等要素。經(jīng)過分析發(fā)現(xiàn)，線間距和線寬數(shù)值接近時(shí)，外側(cè)（同層地平面）線條的線間距數(shù)值大、插入損耗小、信號(hào)傳輸能力強(qiáng)。同時(shí)，當(dāng)模型線寬處于相同值時(shí)，線間距與插入損耗成反比，和反射損耗成正比，且傳輸效果差。當(dāng)線間距相同時(shí)，線寬和反射損耗成反比，與插入損耗成正比，傳輸性能越強(qiáng)。因此，線間距和線條寬度會(huì)影響信號(hào)傳輸質(zhì)量，其中線條越寬，傳輸性能越強(qiáng)。

（二）回流路徑和地平面

通過構(gòu)建模型可以分析回流路徑的實(shí)際情況，向傳輸線提供正常回流路徑。雙層布線工作中，鄰近地平線會(huì)流過返回電流，不過關(guān)鍵回流路徑則位于與布線層處于同一地平面的位置。因此，在制定布線方案時(shí)，建議重點(diǎn)分析布線層的同層地平面，最大程度地省略布線空間，提升其設(shè)計(jì)密度。同時(shí)，在分析反射損耗、線條傳輸、相互耦合等要素時(shí)，借助寬線條加大排列密度，會(huì)降低反射損耗，提升傳輸效率，不過耦合會(huì)增加；降低密度、加大間距后，信號(hào)傳輸質(zhì)量會(huì)受到消極影響。因此，有必要在實(shí)際高速布線過程中平衡三種要素，結(jié)合空間因素安置屏蔽線，借助隔離信號(hào)線的方式制定最佳布線方案。此外，應(yīng)分析線條間電場(chǎng)的耦合性。當(dāng)線寬設(shè)置為25μm 時(shí)，線間距會(huì)增加，線條邊緣部位電場(chǎng)隨之下降，因此耦合性降低。線間距控制在25μm 時(shí)，線寬的數(shù)值越高，電場(chǎng)越小。此外，線條邊緣區(qū)域距離地平面較近，因此該區(qū)域耦合性較強(qiáng)。

二、低功耗DDR 高速信號(hào)的封裝布線方案研究

（一）DDR 結(jié)構(gòu)設(shè)計(jì)

DDR 結(jié)構(gòu)中一個(gè)內(nèi)存控制器能夠與多個(gè)DDR 存儲(chǔ)器相互連接，本課題主要探究利用1 個(gè)DDR 存儲(chǔ)器芯片的布線方案。當(dāng)數(shù)據(jù)讀取階段，DDR 內(nèi)存會(huì)發(fā)送信號(hào)；數(shù)據(jù)寫入階段則從存儲(chǔ)控制區(qū)域發(fā)送信號(hào)，且該部分可以發(fā)送地址、時(shí)鐘、控制信號(hào)，并由內(nèi)存控制器接收，能夠在時(shí)鐘上升、下降區(qū)域收集數(shù)據(jù)信號(hào)，達(dá)到雙倍速率[2]。該信號(hào)主要?jiǎng)澐譃?Byte，即四組，每一組中包含8個(gè)DQ（信號(hào)），其中還包含DQM（數(shù)據(jù)掩碼）、DQSN、DQS 等，注意同組數(shù)據(jù)線應(yīng)處于并列狀態(tài)，進(jìn)而規(guī)避時(shí)序問題，且對(duì)于DQSN、DQS 需要優(yōu)化耦合設(shè)計(jì)。

（二）方案分析

方案一中信號(hào)線分布包含功能信號(hào)線、DDR3 控制結(jié)構(gòu)，第二層為時(shí)鐘信號(hào)分布。同時(shí)，上層地平面相較于上層金屬的參考地作用較小，建議將下層結(jié)構(gòu)金屬設(shè)置成走線層，進(jìn)而節(jié)省封裝布線的空間，為后續(xù)隔離信號(hào)線操作奠定基礎(chǔ)。此外，下層布線區(qū)域較為寬松，能夠契合差分時(shí)鐘信號(hào)自身的緊耦合性，該方案中線間距和線寬均可以設(shè)置成25μm。方案一雖然針對(duì)信號(hào)完成地隔離，不過若想降低串?dāng)_情況，有必要再進(jìn)行優(yōu)化。方案二相較于前者去除了隔離地，增加了45μm 的信號(hào)線距離，同時(shí)方案三和方案二類似，二者的線寬差距增加了40μm，線間距降低25μm。設(shè)計(jì)方案四時(shí)，加大了隔離地的數(shù)量，針對(duì)信號(hào)線完成針對(duì)性隔離，但由于該課題屬于高密度布線工作，因此可以對(duì)信號(hào)線按照每兩條1 組的方式進(jìn)行布線。

（三）方案驗(yàn)證

1.反射和插入損耗驗(yàn)證

本課題借助全波仿真電磁場(chǎng)軟件對(duì)四個(gè)方案的線條DQ 完成分析，具體結(jié)果如下：方案一和方案三的插入和發(fā)射損耗極為接近，方案二插入損耗是最低值、反射損耗是最高值，方案四中插入損耗是最高值，且信號(hào)傳輸能力最佳。因此，在布線工作中，需要充分發(fā)揮隔離地作用。若缺少隔離地，會(huì)導(dǎo)致線間距增加，降低信號(hào)傳輸效率。

2.分析信號(hào)串?dāng)_情況

信號(hào)線之間的串?dāng)_情況無法借助插入和反射損耗體現(xiàn)，由于布線空間大小有限，當(dāng)增加線寬后，無法徹底解決線間串?dāng)_情況。當(dāng)線間距和隔離地不改變時(shí)，加大線寬能夠降低信號(hào)線的遠(yuǎn)端串?dāng)_情況，若按照兩條信號(hào)線一組的方式進(jìn)行隔離，可以有效降低信號(hào)干擾情況。因?yàn)樾盘?hào)線的實(shí)際環(huán)境相同，均鄰近隔離地線和信號(hào)線，因此信號(hào)線串?dāng)_數(shù)值幾乎相同，能夠確保相同信號(hào)具有均等的傳輸速率。此外，借助地線隔離方式處理信號(hào)線，需要占據(jù)較大一部分布線空間，信號(hào)線中線條鄰近地平面，因此DQ7、DQ0 的串?dāng)_問題較小，可以針對(duì)性對(duì)信號(hào)線和串?dāng)_情況較為嚴(yán)重的區(qū)域完成隔離，節(jié)省布線空間。

結(jié)論：綜上所述，通過本課題分析得出，在高速信號(hào)封裝布線操作中，可以在一定區(qū)域內(nèi)借助加寬線條的方式，提升傳輸效率，降低反射作用，避免信號(hào)間的相互干擾。通過隔離信號(hào)線的方式降低串?dāng)_問題，并為其他線路提供充足、合適的布線空間，因此建議依托雙層布線方式完成芯片封裝，高速傳輸信號(hào)。