戴 健，張 琛，徐朝陽

(中國船舶重工集團(tuán)公司第七二三研究所,江蘇 揚(yáng)州 225101)

0 引 言

隨著戰(zhàn)爭環(huán)境的信息化、復(fù)雜化，對雷達(dá)的技術(shù)及功能要求越來越高，相控陣?yán)走_(dá)應(yīng)運(yùn)而生[1]。相控陣?yán)走_(dá)雖然具有多功能、多目標(biāo)跟蹤和多種工作方式等優(yōu)點(diǎn)，但為了能夠充分發(fā)揮這些優(yōu)點(diǎn)，以及提高相控陣?yán)走_(dá)戰(zhàn)術(shù)性能，在面對數(shù)據(jù)量大、重復(fù)性高、處理任務(wù)復(fù)雜的雷達(dá)信號處理時(shí)，運(yùn)算量、運(yùn)算數(shù)據(jù)、數(shù)據(jù)傳輸速度面臨越來越大的挑戰(zhàn)。

本文針對相控陣?yán)走_(dá)信號處理具體的應(yīng)用，在高性能的PowerPC處理器上，采用基于矢量信號圖像處理函數(shù)庫(VSIPL)的中間件[2]算法功能軟件包開發(fā)脈沖壓縮處理、動(dòng)目標(biāo)檢測(MTD)處理等算法軟件，在VSIPL單核高性能處理技術(shù)上，縮短數(shù)據(jù)處理時(shí)間，提高軟件運(yùn)行效率，通過模擬雷達(dá)回波數(shù)據(jù)進(jìn)行雷達(dá)信號處理和性能評估，結(jié)果表明了該方法能有效提高軟件運(yùn)行效率，滿足雷達(dá)信號處理實(shí)時(shí)性強(qiáng)、數(shù)據(jù)量大、高性能計(jì)算等需求。

1 基于VSIPL的雷達(dá)信號處理

1.1 處理器選擇

目前常用于雷達(dá)信號處理的是PowerPC處理器系列，其內(nèi)置的AltiVec模塊提供了單指令多數(shù)據(jù)流(SIMD)結(jié)構(gòu)的浮點(diǎn)矢量運(yùn)算硬件加速單元，具有很高的運(yùn)算性能[3]。飛思卡爾的8640D是目前使用較為成熟的型號，采用了雙e600核結(jié)構(gòu)，具有高集成度和低功耗等優(yōu)點(diǎn)，其內(nèi)部結(jié)構(gòu)如圖1所示。

圖1 PowerPC 8640D內(nèi)部結(jié)構(gòu)

1.2 VSIPL中間件結(jié)構(gòu)

VSIPL是一個(gè)支持開源、C語言規(guī)范，為向量與信號處理開發(fā)的算法庫，由美國國防安全研究項(xiàng)目委員會(DARRA)發(fā)起，VSIPL聯(lián)盟負(fù)責(zé)開發(fā)標(biāo)準(zhǔn)庫，該標(biāo)準(zhǔn)庫具有統(tǒng)一工業(yè)標(biāo)準(zhǔn)的應(yīng)用程序接口[4]。VSIPL的軟件結(jié)構(gòu)如圖2所示。

圖2 PVSIPL軟件結(jié)構(gòu)

VSIPL API程序庫主要用于軍用級別的高端嵌入式信號、信息和圖像處理，通過為所有支持平臺提供一致的API和一個(gè)公共的數(shù)學(xué)函數(shù)集合，可以方便地處理向量、矩陣、張量等對象，增強(qiáng)了應(yīng)用程序的平臺可移植性，同時(shí)通過代碼重用，也加快了新技術(shù)的開發(fā)速度，大大縮短了軟硬件的開發(fā)周期。目前，硬件和軟件供應(yīng)商已經(jīng)開發(fā)出許多VSIPL產(chǎn)品，作為開發(fā)高效率和可移植信號以及圖像處理應(yīng)用計(jì)算程序的中間件，正被日益廣泛地使用。

1.3 脈沖壓縮應(yīng)用

采用VSIPL函數(shù)庫對回波數(shù)據(jù)進(jìn)行脈沖壓縮處理，設(shè)計(jì)流程圖如圖3所示。采用VSIPL函數(shù)庫將多個(gè)脈沖回波數(shù)據(jù)生成復(fù)數(shù)矩陣，然后對單個(gè)脈沖的矢量進(jìn)行快速傅里葉變換(FFT)、點(diǎn)乘、逆快速傅里葉變換(IFFT)，然后根據(jù)脈沖數(shù)循環(huán)，通過矢量的屬性偏移，得到第2個(gè)脈沖，依次進(jìn)行，直到循環(huán)結(jié)束。

圖3 基于VSIPL的脈沖壓縮處理

1.4 MTD處理應(yīng)用

用VSIPL函數(shù)庫對回波數(shù)據(jù)進(jìn)行脈沖壓縮處理，設(shè)計(jì)流程如圖4所示。采用VSIPL函數(shù)庫將多個(gè)脈沖回波數(shù)據(jù)生成復(fù)數(shù)矩陣，用矩陣FFT函數(shù)、模值函數(shù)按列項(xiàng)做FFT處理、求模選大，直到完成矩陣所有列項(xiàng)數(shù)據(jù)。

圖4 基于VSIPL的MTD處理

2 實(shí)驗(yàn)及分析

2.1 實(shí)驗(yàn)數(shù)據(jù)

實(shí)驗(yàn)在PowerPC8640D平臺上，分別模擬了4種不同脈沖個(gè)數(shù)和4種不同距離采樣點(diǎn)數(shù)的回波數(shù)據(jù)，4種不同脈沖個(gè)數(shù)和4種不同距離采樣點(diǎn)數(shù)進(jìn)行兩兩組合，生成16種組合的回波數(shù)據(jù)。實(shí)驗(yàn)中，分別采用VSIPL函數(shù)庫和浮點(diǎn)計(jì)算2種方法對模擬的回波數(shù)據(jù)進(jìn)行脈沖壓縮處理和MTD處理，并對處理時(shí)間進(jìn)行統(tǒng)計(jì)比較，驗(yàn)證基于VSIPL函數(shù)庫的雷達(dá)信號處理方法的優(yōu)越性。模擬的回波數(shù)據(jù)參數(shù)如表1所示。

表1 數(shù)據(jù)參數(shù)

2.2 處理性能分析

表2給出了采用VSIPL函數(shù)庫和浮點(diǎn)計(jì)算2種方法對多組模擬回波數(shù)據(jù)進(jìn)行脈沖壓縮處理和MTD處理所需消耗的時(shí)間，對比了2種方法的處理效率。

表2 處理性能分析

從表2可以看出，采用VSIPL函數(shù)庫明顯比用浮點(diǎn)計(jì)算方式進(jìn)行脈沖壓縮處理所需時(shí)間短、處理效率高，并且隨著脈沖個(gè)數(shù)的增加，處理效率不斷提高，處理效率提升約9～15倍；采用VSIPL函數(shù)庫浮點(diǎn)計(jì)算方式進(jìn)行MTD處理所需時(shí)間短,處理效率高，處理效率提升約1.3～4.6倍。

3 結(jié)束語

本文提出了基于VSIPL函數(shù)庫的雷達(dá)信號處理方法，利用模擬的多組回波數(shù)據(jù)，進(jìn)行處理時(shí)間測試，并與傳統(tǒng)的浮點(diǎn)計(jì)算方式進(jìn)行比較。實(shí)驗(yàn)結(jié)果證明了該方法比傳統(tǒng)浮點(diǎn)計(jì)算方式的處理時(shí)間更短，處理效率更高，實(shí)現(xiàn)了優(yōu)化雷達(dá)信號處理算法的目的。