劉香 曾懷星 盧倫

摘要：利用Cadence Allegro SPB16.6介紹快速設(shè)計(jì)印刷電路板（以下簡(jiǎn)稱PCB圖）的一些技巧。例如使用快捷鍵、調(diào)用Skill插件、設(shè)置約束規(guī)則概要、器件封裝數(shù)據(jù)庫(kù)、多種手工布局等設(shè)計(jì)方法來(lái)提高PCB設(shè)計(jì)效率。敘述了設(shè)計(jì)PCB圖時(shí)注意事項(xiàng)，如應(yīng)用snap pick to功能，快速定位機(jī)械孔，放置安裝孔等。

關(guān)鍵詞：Cadence;快速;設(shè)計(jì);PCB

中圖分類號(hào)：TP302.1 文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1009-3044（2020）21-0078-03

開放科學(xué)（資源服務(wù)）標(biāo)識(shí)碼（OSID）：

1 引言

Cadence是EDA工具中屬于高端的PCB設(shè)計(jì)軟件之一。Cadence在原理圖設(shè)計(jì)、PCB布局、布線、仿真、高速電路設(shè)計(jì)及EMI等方面有著絕對(duì)的優(yōu)勢(shì)。從事電子行業(yè)特別是經(jīng)常采用此軟件繪圖的人員如何快速、準(zhǔn)確地掌握使用Cadence快速設(shè)計(jì)PCB圖的方法，是有一些技巧的。本文采用Cadence AllegroSPB16.6介紹快速繪制PCB圖的一些技巧和注意事項(xiàng)。

2 快速設(shè)計(jì)PCB圖的技巧

2.1 快捷鍵

熟練使用快捷鍵是快速設(shè)計(jì)PCB圖的有效方法之一。Ca-dence系統(tǒng)是一個(gè)開放的平臺(tái)，這對(duì)于采用此軟件繪圖的人員如何快速定義自己專用的且長(zhǎng)期有效的快捷鍵是必要的。本文建議在本地環(huán)境變量文件中直接定義。找到安裝目錄下的本地的環(huán)境變量文件是evn文件（例如c：＼pcbevn），可以通過“寫字板”打開“env”文件對(duì)它進(jìn)行編輯。alias命令可以在第二行開始寫（第一行是：source $TELENV），例如Allegro布線時(shí)常用的如下定義：

funckey l options acon_line_width 10（設(shè)置走線lOmil）

funckey 2 0ptions acon_line_width 20（設(shè)置走線20mil）

funckey 3 0ptions acon_line_width 30（設(shè)置走線30mil）

funckey 4 0ptions acon_line_width 4潑置走線4mil）

funckey 5 0ptions acon_line_width 5（設(shè)置走線5mil）

funckey+ subclass一十f切換層遞增）

funckey - subclass一（切換層遞減）

funckey m show measure（測(cè)量）

funckey a add connect（走線激活）

funckey e done（平滑走線）

布局時(shí)的以下幾個(gè)常用的shortkey：

alias Insert Define grid（i置柵格）

alias -E move（移動(dòng)器件）

alias -R angle 90（器件旋轉(zhuǎn)90度）

alias -F mirror（器件放置Bottom面命令）

alias End redisplay（屏幕刷新）

alias Del Delete（刪除命令）

alias Home Zoom fit（全屏顯示）

2.2 Skill插件命令調(diào)用

Cadence公司還開發(fā)了自己的編程語(yǔ)言skill，并為其編寫了編譯器。由于skill語(yǔ)言提供編程接口，Cadence公司認(rèn)為是類C語(yǔ)言風(fēng)格，所有的Cadence工具都是用Skill語(yǔ)言編寫的。要快速設(shè)計(jì)PCB圖，提供設(shè)計(jì)Skill插件命令調(diào)用這里采用將載人語(yǔ)句寫入PCBENV目錄下的allegro.ilinit文件內(nèi)來(lái)實(shí)現(xiàn)Alle-gro啟動(dòng)時(shí)自動(dòng)加載。

一般可以安裝工程師自己編譯的或者調(diào)用網(wǎng)上下載Skill。將Skill編好后，都帶有一個(gè)執(zhí)行命令，當(dāng)調(diào)用該命令時(shí)，不可能每次都手動(dòng)輸入命令。最好的辦法就是將Skill命令加入Alle-gro菜單中。Allegro帶有一個(gè)菜單配置文件。可在安裝目錄下找到。比如我現(xiàn)在將Cadence安裝在D盤，那么就在以下目錄可加到菜單文件欄，詳見圖1。

Skill插件調(diào)用可以對(duì)Cadence設(shè)計(jì)工具進(jìn)行許多功能的擴(kuò)充，實(shí)現(xiàn)功能的定制，明顯地提高工程師的設(shè)計(jì)效率。

2.3 約束規(guī)則的設(shè)置概要

設(shè)計(jì)過程要了解某PCB圖用于何種場(chǎng)合，主要的功能，采用的核心芯片供應(yīng)商和型號(hào)。目的是為了讓PCB設(shè)計(jì)工程師盡快了解項(xiàng)目的需求，例如：

1）板名和版本號(hào)

2）希望的PCB疊層數(shù)

3）板厚

4）介質(zhì)材料

5）板面積長(zhǎng)（ ）X寬（）mm（參考結(jié)構(gòu)要素圖）

6）期望的最小布線線寬是（ ）mil

7）期望的最小布線間距是（ ）mil

8）期望的最小過孔是（ ）mil

根據(jù)PCB圖的基本參數(shù)迅速設(shè)置約束規(guī)則，點(diǎn)擊“Setup→Contraints→Constraints manager”[1]即可進(jìn)入。

2.4 器件封裝數(shù)據(jù)庫(kù)

在Cadence的設(shè)計(jì)軟件Allegro中封裝數(shù)據(jù)庫(kù)主要有Pack-age Symbol， Mechanical Symbol， Format Symbol， Shape Symbol和Flash Symbol封裝類型，每種類型都有不同的用處。常用的是Package Symbol、Mechanical Symbol和Format Symbol。熟練掌握器件封裝設(shè)計(jì)可以提高設(shè)計(jì)進(jìn)度、提高器件庫(kù)設(shè)計(jì)的可維護(hù)性。很多操作靈活運(yùn)用，可以極大地提高PCB圖設(shè)計(jì)效率。下表1為簡(jiǎn)單介紹封裝數(shù)據(jù)庫(kù)。

這時(shí)我們?cè)O(shè)計(jì)PCB圖時(shí)，將此所需的器件從封裝數(shù)據(jù)庫(kù)調(diào)出即可，這樣就節(jié)約時(shí)間。當(dāng)然所有器件庫(kù)雖已經(jīng)過反復(fù)審核校對(duì)，但在初次使用時(shí)仍須仔細(xì)核對(duì)datasheet以確保準(zhǔn)確無(wú)誤，尤其是芯片庫(kù)。

2.5 快速多種手工布局

使用Cadence快速設(shè)計(jì)PCB圖的方法，布局是一個(gè)重要的環(huán)節(jié)。布局直接影響整個(gè)電路板的效果。布局也是設(shè)計(jì)電路板最花費(fèi)精力的地方之一。那么就要求PCB圖工程師能迅速的掌握Allegro布局的技術(shù)。

1）Allegro與OrCAD如何交互布局

根據(jù)信號(hào)傳遞方向放置其他元件，Cadence中Allegro與OrCAD可以實(shí)現(xiàn)交互布局，在ORCAD里設(shè)置，打開options/pref-erences，在Miscellaneous條目下，勾選intertool commumcatIon下的Enable Intertool Commumcation

即可以根據(jù)原理圖信號(hào)流程實(shí)現(xiàn)PCB快速布局。

2）多種手工布局

Allegro Room布局;Allegro Page布局;Allegro模塊設(shè)計(jì)復(fù)用布局[2]。見表2所示。

一般布局推薦使用20MIL網(wǎng)格，可以參考硬件工程師提供的原理圖和大致的布局。根據(jù)頁(yè)碼、信號(hào)傳遞方向放置主芯片元器件，連線盡可能地短，關(guān)鍵信號(hào)線最短;一些元器件組成的功能模塊可以按Room布局，對(duì)于相同結(jié)構(gòu)電路部分采取Mod-ules布局且盡可能采取對(duì)稱布局;布局注意分區(qū)，強(qiáng)弱信號(hào)、高電壓信號(hào)和弱電壓信號(hào)、模擬信號(hào)、數(shù)字信號(hào)要完全分開，高頻元件間隔要充分。在保證電路功能特性的情況下，盡量按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)來(lái)優(yōu)化布局。

2.6 布線

布線是PCB設(shè)計(jì)中最耗時(shí)的環(huán)節(jié)。布線需要遵循一定的規(guī)則，很多資料中都有提到[3]。不理想的布線會(huì)影響到電路功能的實(shí)現(xiàn)和電路板的性能。本研究利用Cadence中的Allegro如何快速PCB圖布線。大家都知道Allegro的約束規(guī)則非常強(qiáng)大，設(shè)計(jì)高速線、差分線及其他關(guān)鍵網(wǎng)絡(luò)等。隨話說(shuō)磨刀不怕砍柴工，規(guī)則設(shè)置前要了解以下知識(shí)點(diǎn)，事半功倍。

1）本PCB圖的主要總線網(wǎng)絡(luò)，了解其頻率，是否有長(zhǎng)度要求，誤差多少mil以內(nèi)，是否要走蛇形線。

2）差分網(wǎng)絡(luò)以+/一或N/P作后綴，以利識(shí)別。差分阻抗（ ohm）要求是多少。

3）其他關(guān)鍵網(wǎng)絡(luò)，如模擬信號(hào)、復(fù)位信號(hào)等。

4）電源地樹狀圖，電源地網(wǎng)絡(luò)的特殊設(shè)計(jì)要求，如單點(diǎn)接地、靜電瀉放條、電源、地分割、挖空等要求。

3 設(shè)計(jì)PCB圖時(shí)的注意事項(xiàng)

1）設(shè)計(jì)非金屬化孔，可以在Pad Designer-parameter屬性中plating選Non-PLated，在Drill diamter輸入孔直徑;同時(shí)設(shè)頂層和底層設(shè)置regular pad，中間層以及阻焊層和加焊層都是null。注意：regular pad要比drill hole大一點(diǎn)?？紤]加工誤差，一般來(lái)說(shuō)，差值一般在4-20mil。

2）去偶電容布局時(shí)，盡量靠近芯片的VDD管腳，使VDD和GND之間形成的回路最短。當(dāng)多個(gè)電容同時(shí)對(duì)一點(diǎn)濾波時(shí)，建議從小電容引出的線接到器件管腳。即靠近IC管腳的為最小的電容。

3）應(yīng)用snap pick to功能，快速定位機(jī)械孔，放置安裝孔。move-選元器件中心一右鍵snap pick to-Are/Circle Center -點(diǎn)就中，準(zhǔn)確無(wú)誤。

4）通常情況下的PCB電源的通流估算方法：外層銅厚10z時(shí)1A/mm線寬，內(nèi)層0.5A/mm線寬，短線電流加倍，PCB銅箔的通流能力與它的寬度、厚度、溫度有關(guān)，在空間不足的情況下增加銅箔厚度可增加電源的通流能力[4]。說(shuō)明：如0.502可以1mm通流lA的話，10Z則可以Imm通流2A。

5）接地設(shè)計(jì)是解決EMC問題最廉價(jià)又有效的方法，在PCB設(shè)計(jì)階段就應(yīng)該充分考慮良好的接地方案[5]。

4 總結(jié)

快速設(shè)計(jì)PCB除了需要對(duì)所使用的軟件特別熟悉之外，還要涉及其他方面的知識(shí)。本文只是根據(jù)筆者多年的工作中的經(jīng)驗(yàn)積累，選擇了一些最常用的要點(diǎn)進(jìn)行了歸納，冰凍三尺，非一日之寒，隨著實(shí)踐經(jīng)驗(yàn)的不斷積累和自我不斷學(xué)習(xí)，才能成為一名優(yōu)秀的PCB設(shè)計(jì)師。

參考文獻(xiàn)：

[1]周潤(rùn)景.Cadence PCB設(shè)計(jì)與制板[M].北京：電子工業(yè)出版社，2015.

[2]李美嫻，梁仕章，黃暉，等.基于Cadence的模塊化電路設(shè)計(jì)與應(yīng)用研究[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2019（S1）：167-170.

[3]齊志強(qiáng).高速PCB設(shè)計(jì)經(jīng)驗(yàn)與體會(huì)[J].電子設(shè)計(jì)工程，2011（16）：141-143.

[4]沖鋒，胡書通，李興文，等.PCB接觸通流能力分析及評(píng)估軟件開發(fā)研究[Jl，電器與能效管理技術(shù)，2014（16）：1-5.

[5]陳蘭兵.Cadence高速電路板設(shè)計(jì)Allegro SiUtiy SI/PI/EMl設(shè)計(jì)指南[M].北京：電子工業(yè)出版社，2014.

【通聯(lián)編輯：梁書】

作者簡(jiǎn)介：劉香（1979-），女，江西樟樹人，助理工程師，本科，主要從事電子信息工程技術(shù)相關(guān)技術(shù)研究。