胡夢君，付永慶

哈爾濱工程大學(xué) 信息與通信工程學(xué)院，黑龍江 哈爾濱 150001

目前，人們對于經(jīng)典的通信方式如二進(jìn)制相移鍵控(binary phase shift keying, BPSK)、正交相移鍵控(quadrature phase shift keying, QPSK)、正交頻分復(fù) (orthogonal frequency division multiplexing,OFDM） 、 正交振幅調(diào)制(quadrature amplitude modulation, QAM)等都有了深入的研究，這些通信方式本身不具有隱匿信息的能力，需靠碼加密技術(shù)來保證通信安全。由于混沌信號并非隨機(jī)卻貌似隨機(jī)，具有非周期性、連續(xù)寬帶頻譜、類噪聲的特性，具有異常復(fù)雜的運(yùn)動軌跡和不可預(yù)測性，使它具有天然的隱蔽性，適合作為保密通信的載體[1]。現(xiàn)階段，已經(jīng)構(gòu)造出較多的混沌通信系統(tǒng)，如混沌掩蔽、混沌鍵控、混沌調(diào)制、混沌密碼系統(tǒng)等，這些通信系統(tǒng)的研究均取得了較多的成果。文獻(xiàn)[2] 提出了一種使用Duffing 振子提取混沌掩蓋的正弦信號的方法；文獻(xiàn)[3]提出了一種無信號間干擾的相關(guān)延遲-差分混沌鍵控(correlation delay-differential chaos shift keying, CDDCSK)通信方案，傳輸速率有所提升；文獻(xiàn)[4]給出了新的全局混沌同步通用準(zhǔn)則及其理論證明，研究了一種基于混沌掩蔽的高幅信息信號傳輸?shù)陌踩ㄐ欧椒?。目前FPGA 技術(shù)在電子通信領(lǐng)域得到了越來越廣泛的應(yīng)用，并已逐漸成為電子產(chǎn)品實(shí)現(xiàn)的首選方案?，F(xiàn)階段，已有一些使用FPGA 實(shí)現(xiàn)混沌通信系統(tǒng)的研究：文獻(xiàn)[5]介紹了一種基于新型三渦卷混沌吸引子的混沌發(fā)生器的實(shí)時FPGA 實(shí)現(xiàn)方法；文獻(xiàn)[6-7]使用FPGA 完成了一個混沌通信系統(tǒng)；文獻(xiàn)[8]提出了一種直接使用Verilog 硬件描述語言和四階Runge-Kutta算法在FPGA 上實(shí)現(xiàn)Duffing 振蕩器的有效方法；文獻(xiàn)[9]提出一種基于該超混沌系統(tǒng)非線性同步的混沌掩蓋保密視頻通信方案，并使用FPGA 實(shí)現(xiàn)出來。但是，混沌通信系統(tǒng)仍有一些亟待解決的問題，如混沌同步的制約，實(shí)際系統(tǒng)誤碼率性能不高，傳輸速度不高，且混沌通信系統(tǒng)關(guān)于硬件實(shí)現(xiàn)的研究較少、大部分研究停留在理論研究軟件仿真方面。本文借鑒文獻(xiàn)[10] 中使用混沌Duffing 振子振列檢測常規(guī)信號的方法，提出了一種基于FPGA 硬件平臺的使用Duffing 陣列接收四進(jìn)制混沌信號的可實(shí)行方案。該方案檢測的是Duffing 振子產(chǎn)生的混沌信號，信號較為安全；且傳遞的信息為四進(jìn)制信號，一定程度上提升了傳輸效率；解調(diào)時，使用Duffing 陣列檢測信號，采取的是非相干解調(diào)，回避了混沌同步的難題，提高了檢測性能。

1 四進(jìn)制混沌信號調(diào)制原理

因?yàn)榛煦鏒uffing 振子不同狀態(tài)時對應(yīng)的時域信號之間存在著明顯且穩(wěn)定的差異，本文運(yùn)用了映射的原理，來進(jìn)行信號的傳遞。當(dāng)基帶信號為1 時，使Duffing 振子處于大尺度周期態(tài)，其時域信號為正弦信號，其頻率與Duffing 振子內(nèi)部驅(qū)動力頻率相同；當(dāng)基帶信號為0 時，Duffing 振子處于混沌態(tài)，其時域信號為不規(guī)則類噪聲信號，幅度略小于大尺度周期態(tài)的時域信號。具體如圖1 所示。

圖1 Duffing 振子輸出信號y1(t)時域波形

因此可以利用Duffing 振子時域信號的差異，進(jìn)行混沌信號的調(diào)制。由此可得，四進(jìn)制混沌調(diào)制的具體流程如圖2 所示。

圖2 基于Duffing 振子的四進(jìn)制混沌信號發(fā)射機(jī)

如圖2 所示，先對基帶碼元信號進(jìn)行串并轉(zhuǎn)換，將信號轉(zhuǎn)換為2 路并行的碼元分別控制2 個Duffing 振子，對2 路信號分別進(jìn)行混沌映射。進(jìn)行混沌映射的信號再經(jīng)過QAM 調(diào)制后即可得到混沌調(diào)制信號。本次設(shè)計中使用的Dudding 振子的內(nèi)部驅(qū)動力頻率為0.9 MHz，進(jìn)行QAM 混沌調(diào)制后的信號如圖3 所示。

圖3 基于Duffing 振子的四進(jìn)制混沌信號

2 四進(jìn)制混沌接收機(jī)的系統(tǒng)設(shè)計

2.1 下變頻模塊

經(jīng)過接收到的射頻信號需要進(jìn)行下變頻后方可以進(jìn)行后續(xù)的處理。在本方案中使用射頻前端對信號進(jìn)行下變頻及濾波處理，設(shè)計中制作射頻前端的核心芯片為AD831。AD831 由混頻器、限幅放大器、低噪聲輸出放大器和偏置電路等組成，主要用于接收機(jī)中射頻到中頻的頻率轉(zhuǎn)換等場合。具體的硬件連接圖如圖4 所示。

圖4 射頻前端實(shí)物

圖4 中右側(cè)為±5 V 的供電模塊；左邊為AD831模塊，天線是用來接收射頻信號，本振由信號發(fā)生器供給，進(jìn)行混頻后的信號經(jīng)過AD831 中自帶的濾波器可得到下變頻后的信號。在本設(shè)計中，射頻調(diào)制的頻率為100 MHz，所以信號發(fā)生器給出的本振信號也為100 MHz，經(jīng)過下變頻的信號即為中心頻率為3 MHz 的混沌調(diào)制信號，然后送入到FPGA 開發(fā)板中進(jìn)行后續(xù)處理。

2.2 四進(jìn)制混沌接收機(jī)的FPGA 設(shè)計

經(jīng)過射頻前端下變頻并放大的信號將會直接送入到FPGA 開發(fā)板中進(jìn)行后續(xù)的處理。在FPGA中實(shí)現(xiàn)混沌接收機(jī)的功能主要需要A/D 轉(zhuǎn)換、正交解調(diào)、基帶信號檢測、并串轉(zhuǎn)換及抽樣判決等模塊。具體流程如5 所示。

圖5 四進(jìn)制混沌接收機(jī)的FPGA 實(shí)現(xiàn)框圖

本設(shè)計所采用的開發(fā)板為Altera 公司提供的Stratix ii-EP2S180，其板上具有豐富的資源，使用的軟件環(huán)境為Quartus ii 13.0。開發(fā)板實(shí)物如圖6所示。

圖6 Stratix ii-EP2S180 開發(fā)板實(shí)物

經(jīng)過下變頻的信號要經(jīng)過模數(shù)轉(zhuǎn)換后再進(jìn)行后續(xù)處理，本方案中使用的是Stratix ii-EP2S180開發(fā)板中自帶的AD9433 模塊進(jìn)行模數(shù)轉(zhuǎn)換處理。AD9433 是一種12 位單片采樣的A/D 轉(zhuǎn)換器，本方案中使用的采樣速率為18 MHz。因?yàn)檫M(jìn)行下變頻的信號仍然攜帶有載波分量，所以需要進(jìn)行正交解調(diào)，這里使用的是常規(guī)的Costas 環(huán)進(jìn)行正交解調(diào)[11]。經(jīng)過正交解調(diào)的信號需要經(jīng)過梳狀濾波器恢復(fù)出采樣率為9 MHz 的混沌信號，經(jīng)過一個中心頻率為0.9 MHz，帶寬為0.4 MHz 的FIR 濾波器后進(jìn)行后續(xù)的基帶信號檢測。

其中基帶信號檢測模塊是核心部分，它主要由四階龍格庫塔法解Duffing 方程、區(qū)域分割器、積分清洗濾波器以及求和模塊組成。采用Duffing陣列檢測信號的主要目的是屏蔽相位敏感性，利用Duffing 振子的幅度敏感性來檢測信號。

2.2.1 四階龍格庫塔解Duffing 方程

Duffing 方程屬于二階微分方程，本課題中選擇使用四階龍格庫塔法進(jìn)行求解[12]，Duffing 方程可寫成：

使用四階龍格庫塔法求解二階微分方程：

式中：yn為微分方程的前一時刻的狀態(tài)值；yn+1微分方程的當(dāng)前時刻的狀態(tài)值；h為四階龍格庫塔的運(yùn)算步長；K1、K2、K3、K4是4 個相鄰時間段的斜率，經(jīng)過迭代計算便可以求出下一狀態(tài)的數(shù)值，

式中：f為式(1) 中所示的Duffing 方程的函數(shù)；tn=n×h,n=1,2,···，為時間的離散狀態(tài)變量；h為計算時采用的迭代步長。本次設(shè)計選擇的迭代步長為h=1/10f0，其中f0為Duffing 振子的內(nèi)部驅(qū)動力的頻率，0.9 MHz。在Duffing 振子的四階龍格庫塔法展開式之中，每一步計算中均用到了外部輸入信號的分量，分別為ax(tn)、ax(tn+h/2)和ax(tn+h)。其中ax(tn+h)為當(dāng)前輸入信號的數(shù)值，ax(tn)為前一時刻輸入信號的數(shù)值，ax(tn+h/2)則為時間區(qū)間(tn,tn+h)內(nèi)的斜率。使用四階龍格庫塔法求解Duffing 方程的流程如圖7 所示。

由圖7 可知，各個階段K值內(nèi)部的計算是并行運(yùn)行的，但每一個K值的計算都會用到上一階K值的運(yùn)算結(jié)果。為了保證在一個采樣時鐘內(nèi)完成一次四階龍格庫塔法的迭代計算，在本設(shè)計中，產(chǎn)生了6 個頻率同為9 MHz，初始相位相差60°且占空比為1∶5 的時鐘信號分別控制不同K值模塊及加法模塊的運(yùn)算。同時，外部輸入信號的分量需要用對應(yīng)的時鐘進(jìn)行同步處理，送到相應(yīng)的模塊之中進(jìn)行運(yùn)算。

圖7 單一杜芬振子的RK4 計算模塊的實(shí)現(xiàn)

本文設(shè)計中采用Verilog 硬件描述語言將上述的RK 模塊進(jìn)行實(shí)現(xiàn)，用Quartus II 軟件進(jìn)行編譯通過的并用Modelsim 進(jìn)行功能仿真。x_com與y_com 為Duffing 振子的時域分量和微分分量。可以看出外部輸入信號為高時，Duffing 振子處于大尺度周期態(tài)，對應(yīng)的時域分量為周期為0.9 MHz的正弦信號；反之，Duffing 振子處于混沌態(tài)，對應(yīng)的時域分量為無規(guī)則類噪聲信號，如圖8 所示。

圖8 RK4 模塊RTL 仿真結(jié)果

2.2.2 域分割器及積分清洗濾波器

上面講述了Duffing 振子檢測器FPGA 實(shí)現(xiàn)的具體過程，輸入信號經(jīng)過Duffing 振子陣列信號檢測器后輸出2 個狀態(tài)變量，需要在每一路Duffing振子后加上區(qū)域分割器及積分清洗濾波器。根據(jù)文獻(xiàn)[1]，將圓域分割器及積分清洗濾波器進(jìn)行組合簡化設(shè)計，可以得到的圓域分割器及積分清洗濾波器的實(shí)現(xiàn)結(jié)構(gòu)如圖9 所示。

此種結(jié)構(gòu)下的圓域分割器及積分清洗濾波器的結(jié)構(gòu)簡單，運(yùn)算復(fù)雜度較低，便于在FPGA 上實(shí)現(xiàn)。使用Verilog 語言編寫的圓域分割器包含可平方運(yùn)算、求和運(yùn)算、fifo 延時模塊及閾值比較的模塊。根據(jù)上面對圓域分割器及積分清洗濾波器描述，編寫程序可以得到如圖10 的Modelsim 仿真圖。

圖9 圓域分割器及積分清洗濾波器結(jié)構(gòu)

圖10 圓域分割器及積分清洗濾波器Modelsim 仿真

由圖10 可知，經(jīng)過平方運(yùn)算、求和運(yùn)算的信號被分為2 路。第一路當(dāng)輸入信號為高時，Duffing振子處于大尺度周期態(tài)，Duffing 振子不會穿過圓域分割器，比較器將會輸出持續(xù)為低的信號；當(dāng)輸入信號為低時，Duffing 振子處于混沌態(tài)，Duffing 振子不斷穿過圓域分割器，則其會輸出為高低不斷變化的信號，如圖10 中x1_data 所示。同樣的，另一路信號經(jīng)過fifo 延時器延時半個時鐘周期后，經(jīng)過與第一路相反的比較器，即輸入信號為高時，比較器將會輸出持續(xù)為高的信號；輸入信號為低時，輸出為高低不斷變化的信號，如圖10 中x1m_data 所示。將2 路信號進(jìn)行累加，可以實(shí)現(xiàn)積分清零的功能，這樣就可以得到濾波后的波形，經(jīng)過低通濾波器的信號averagm 則是恢復(fù)出的基帶波形。

3 四進(jìn)制混沌接收機(jī)的聯(lián)合調(diào)制

根據(jù)上述的參數(shù)進(jìn)行設(shè)計，將各個模塊進(jìn)行級聯(lián)并使用QuartusⅡ進(jìn)行全編譯，可以得到如圖11的RTL 視圖。

圖11 混沌接收機(jī)的FPGA 的RTL 視圖

由圖11 所示，pll_1 模塊為時鐘分頻模塊，可以將來自于板上晶振的100 MHz 的時鐘分頻以供后續(xù)的工作使用；AD9433 為AD 轉(zhuǎn)換模塊，用來將模擬信號轉(zhuǎn)化為數(shù)字信號；fir_qianduan 為前端的帶通濾波器，其主要作用是濾除帶外噪聲；polarcatas 為正交解調(diào)模塊，恢復(fù)出發(fā)射機(jī)產(chǎn)生的調(diào)制信號；Sigcic 為梳狀濾波器，可以將信號轉(zhuǎn)化成9 MHz；reciver1 與reciver2 為信號的基帶檢測模塊，用來恢復(fù)基帶信號；基帶信號檢測模塊之后再進(jìn)行串并轉(zhuǎn)換便可以得到恢復(fù)出的基帶信息。

在本設(shè)計之中，進(jìn)行混沌調(diào)制時，基帶信號的碼元速率為50 kHz，混沌調(diào)制的Duffing 振子內(nèi)部驅(qū)動力頻率為0.9 MHz，幅度γ=0.6，阻尼系數(shù)k為0.5，進(jìn)行QAM 調(diào)制時的載波頻率為3 MHz，然后再進(jìn)行射頻調(diào)制，射頻信號的頻率為100 MHz。在接收端，信號經(jīng)過天線后使用AD831 模塊下變頻至中心頻率為3 MHz 的調(diào)制信號，然后送入到AD 轉(zhuǎn)換模塊，經(jīng)過A/D 轉(zhuǎn)換的速率為18 MHz，數(shù)據(jù)位寬為12 位。進(jìn)行基帶檢測時，使用了2 條完全相同的Duffing 陣列進(jìn)行信號解調(diào)。Duffing陣列是同時使用了4 個內(nèi)部驅(qū)動力初始相位不同（0°，90°，180°，270°）、內(nèi)部驅(qū)動力幅度為0.19、頻率為0.9 MHz 的4 個Duffing 振子組成的Duffing陣列檢測信號。使用四階龍格庫塔法求解Duffing振子時，使用了18 位定點(diǎn)數(shù)進(jìn)行計算，計算時的采用的步長為9 MHz。同時，進(jìn)行域分割及積分清洗濾波時，使用的都是9 MHz 的系統(tǒng)時鐘；進(jìn)行位同步時，系統(tǒng)時鐘為36 MHz。使用上面的參數(shù)完成對整個程序的編寫并進(jìn)行了系統(tǒng)驗(yàn)證。

3.1 聯(lián)合仿真驗(yàn)證

為了測試整個程序的性能，使用MATLAB 仿真產(chǎn)生待接收的數(shù)據(jù)，將其作為輸入信號送混沌通信系統(tǒng)之中。編譯后經(jīng)過Modelsim 得到仿真圖如圖12 所示，其中dout1 與dout2 為經(jīng)過正交解調(diào)與帶通濾波器的待檢測信號，qq 與qq1 為I路與Q路恢復(fù)出的基帶信號，base 為發(fā)射機(jī)發(fā)送的原始的基帶信號，sda 為接收機(jī)檢測到的基帶碼元信號。對比base 與sda 信號可以看出，接收機(jī)可以正確接收發(fā)射機(jī)發(fā)出的信號。

圖12 混沌接收機(jī)的Modelsim 仿真

3.2 基于Stratix ii-EP2S180 開發(fā)板的下載與測試

將整個程序進(jìn)行時序約束及引腳分配，編譯后下板驗(yàn)證，實(shí)驗(yàn)使用的示波器為泰克科技TDS220。圖13 中示波器通道1 為發(fā)射的偽隨機(jī)碼，通道2 為混沌振子接收機(jī)解調(diào)的基帶信號，對比2 路的信號，雖然有一定延遲，但該數(shù)字接收機(jī)的FPGA 實(shí)現(xiàn)了預(yù)期的功能，完成了基于Duffing振子的混沌數(shù)字接收機(jī)的設(shè)計。證明了該混沌接收機(jī)的可行性及有效性。

圖13 示波器測試結(jié)果

4 結(jié)論

本文的四進(jìn)制混沌接收機(jī)主要由射頻前端，AD 轉(zhuǎn)換模塊、正交解調(diào)模塊、基帶信號檢測模塊及并轉(zhuǎn)串模塊構(gòu)成，可以實(shí)現(xiàn)對具有任意相位的四進(jìn)制混沌調(diào)制信號的接收。從以上的研究可以得到如下結(jié)論：

1）此混沌接收機(jī)接收的信號為Duffing 振子的時序信號，更具有隱蔽性，通信系統(tǒng)更加安全；

2）本次設(shè)計使用四進(jìn)制混沌調(diào)制，一定程度提升了信號傳遞的速度；

3）利用了Duffing 振子陣列的幅度敏感性檢測信號，且屏蔽了其相位的敏感性，使其可以接收具有任意相位的混沌信號，并且回避了混沌同步的難題；

4）本文使用了Modelsim 功能仿真及下板驗(yàn)證證明了該方案的可行性。