范少波，王代華，趙志國，郭 晉

(1.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室， 太原 030051; 2.中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室， 太原 030051;3.晉西工業(yè)集團(tuán)有限責(zé)任公司防務(wù)裝備研究院， 太原 030051)

炮口沖擊波是各炮口氣流現(xiàn)象中危害最大的一種[1-2]，了解炮口沖擊波，尤其是火炮連發(fā)射擊時(shí)產(chǎn)生的炮口沖擊波的發(fā)生規(guī)律，成為了火炮研制中的重要一環(huán)[3]。為全面評(píng)估炮口沖擊波對(duì)周遭設(shè)備與操作人員的危害，國內(nèi)外相關(guān)領(lǐng)域的專家已經(jīng)做了大量研究與試驗(yàn)?，F(xiàn)有炮口沖擊波測(cè)試方法大體上可分為以下兩類：引線測(cè)試法與存儲(chǔ)測(cè)試法[4-5]。存儲(chǔ)測(cè)試法較引線測(cè)試法來說，操作更加簡(jiǎn)潔，數(shù)據(jù)捕獲率也更高[6]，但現(xiàn)有的存儲(chǔ)測(cè)試系統(tǒng)受限于其觸發(fā)及存儲(chǔ)特性，大多只能進(jìn)行單次觸發(fā)、單次測(cè)試[7]。面向多次重復(fù)試驗(yàn)時(shí)，需頻繁地對(duì)測(cè)試系統(tǒng)進(jìn)行讀數(shù)和上下電操作，時(shí)間周期長，效率不高[8]。加之現(xiàn)有的炮口沖擊波試驗(yàn)多有連發(fā)測(cè)試需求，射擊過程強(qiáng)度大、效率高[9]，單次觸發(fā)的測(cè)試系統(tǒng)難以滿足當(dāng)下的測(cè)試需求。針對(duì)上述問題，本文設(shè)計(jì)了一種基于多重觸發(fā)技術(shù)的炮口沖擊波存儲(chǔ)測(cè)試系統(tǒng)，通過系統(tǒng)內(nèi)置實(shí)時(shí)時(shí)鐘，將每次的觸發(fā)時(shí)間與沖擊波信號(hào)對(duì)應(yīng)，通過合理的FLASH存儲(chǔ)區(qū)域規(guī)劃及地址分配，實(shí)現(xiàn)了負(fù)延時(shí)數(shù)據(jù)長度與正向數(shù)據(jù)長度可編程，使存儲(chǔ)式炮口沖擊波測(cè)試系統(tǒng)得以滿足火炮的連發(fā)測(cè)試需求。

1 系統(tǒng)總體方案

本方案在以往沖擊波測(cè)試要求基礎(chǔ)上,針對(duì)炮口沖擊波連發(fā)測(cè)試需求,測(cè)試系統(tǒng)設(shè)計(jì)增加多重觸發(fā)功能。系統(tǒng)的數(shù)據(jù)長度、可觸發(fā)次數(shù)、負(fù)延時(shí)長度、濾波器帶寬、增益倍數(shù)以及觸發(fā)電平等參數(shù)可由上位機(jī)進(jìn)行編程設(shè)置。系統(tǒng)響應(yīng)時(shí)間≤1 μs，采樣精度≥16 bit。系統(tǒng)觸發(fā)之后的數(shù)據(jù)存儲(chǔ)到FLASH存儲(chǔ)器中，通過上位機(jī)讀取系統(tǒng)狀態(tài)可獲取當(dāng)前系統(tǒng)的各項(xiàng)參數(shù)以及當(dāng)前觸發(fā)次數(shù)。

多次觸發(fā)炮口沖擊波測(cè)試系統(tǒng)原理如圖1所示，系統(tǒng)由傳感器、數(shù)據(jù)記錄儀以及主控制臺(tái)組成。傳感器在感受到壓力信號(hào)之后，將壓力信號(hào)轉(zhuǎn)換為電壓信號(hào)傳輸給數(shù)據(jù)記錄儀，數(shù)據(jù)記錄儀將電壓信號(hào)進(jìn)行信號(hào)調(diào)理、模數(shù)轉(zhuǎn)換，最終存儲(chǔ)到FLASH存儲(chǔ)器中。與此同時(shí)，F(xiàn)PGA從實(shí)時(shí)時(shí)鐘獲取到?jīng)_擊波信號(hào)觸發(fā)時(shí)間，與沖擊波信號(hào)一并存入FLASH中，用于甄別觸發(fā)次數(shù)與觸發(fā)時(shí)刻是否一致。最后，存入FLASH中的數(shù)據(jù)由USB接口或ZigBee無線通信模塊讀取到上位機(jī)中。

信號(hào)調(diào)理電路用于將傳感器傳輸過來的沖擊波信號(hào)進(jìn)行直流偏置消除、信號(hào)放大、基線抬升以及噪聲濾除。其原理如圖2所示。現(xiàn)有的沖擊波測(cè)試系統(tǒng)中消除ICP傳感器直流偏置通常使用的是電容交流耦合的方法，但此方法勢(shì)必會(huì)影響沖擊波信號(hào)的低頻特性[10]。本設(shè)計(jì)采用直流耦合方式，利用數(shù)控電位器與儀表放大器配合消除傳感器輸出的直流偏置電壓，可保證系統(tǒng)的低頻特性[11]。之后沖擊波信號(hào)經(jīng)加法器抬升基線，后經(jīng)過程控放大器與程控濾波器送入模數(shù)轉(zhuǎn)換器。

圖1 系統(tǒng)原理框圖

圖2 信號(hào)調(diào)理框圖

采集存儲(chǔ)電路負(fù)責(zé)將信號(hào)調(diào)理電路輸出的沖擊波信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，并根據(jù)系統(tǒng)判讀的當(dāng)前觸發(fā)次數(shù)將沖擊波信號(hào)以及從實(shí)時(shí)時(shí)鐘讀取的時(shí)間信息一并存入FLASH存儲(chǔ)器。其原理如圖3所示。

圖4 AD并行接口時(shí)序

FLASH存儲(chǔ)器選用Micron公司的NAND型FLASH。沖擊波信號(hào)經(jīng)模數(shù)轉(zhuǎn)換之后進(jìn)入FPGA，由FPGA通過FIFO緩沖后根據(jù)觸發(fā)次數(shù)按預(yù)先設(shè)定的存儲(chǔ)地址存入FLASH存儲(chǔ)器中，與此同時(shí)FPGA讀取到實(shí)時(shí)時(shí)鐘內(nèi)的時(shí)間信息，同沖擊波數(shù)據(jù)一并存入FLASH。在需要讀取相應(yīng)觸發(fā)次數(shù)的沖擊波數(shù)據(jù)時(shí)，通過上位機(jī)發(fā)送讀數(shù)指令，把對(duì)應(yīng)存儲(chǔ)區(qū)域的數(shù)據(jù)和時(shí)間信息一并讀出。本設(shè)計(jì)中FLASH數(shù)據(jù)寫入采用雙plane頁編程操作，其時(shí)序如圖5所示。

圖5 FLASH雙plane頁編程時(shí)序

FLASH存儲(chǔ)器由FPGA進(jìn)行控制，在工作過程中通過合理的狀態(tài)劃分以及狀態(tài)跳轉(zhuǎn)條件選取使得FLASH的多重觸發(fā)和多段存儲(chǔ)可以有條不紊的進(jìn)行，圖6為FPGA控制狀態(tài)機(jī)示意圖。

2 多重觸發(fā)關(guān)鍵技術(shù)

2.1 存儲(chǔ)區(qū)劃分

綜合考慮存儲(chǔ)容量與存儲(chǔ)器結(jié)構(gòu)，最終所選用的FLASH芯片為Micron公司的4GbNAND型FLASH，其存儲(chǔ)容量512 MByte，整片F(xiàn)LASH共分2個(gè)planes，每個(gè)plane擁有2 048個(gè)blocks，每個(gè)block擁有64個(gè)pages，每個(gè)page可存儲(chǔ)2 kByte數(shù)據(jù)。為提高FLASH的讀寫速率，采用兩個(gè)plane同時(shí)讀、寫、擦除的方式對(duì)FLASH進(jìn)行操作，因此在存儲(chǔ)區(qū)域設(shè)計(jì)時(shí)需將“雙塊頁”作為讀、寫操作的最小單元，將“雙塊”作為擦除操作的最小單元。為了實(shí)現(xiàn)多次觸發(fā)，記錄多次沖擊波數(shù)據(jù)，首先需要對(duì)FLASH存儲(chǔ)器進(jìn)行合理的分區(qū)，在系統(tǒng)觸發(fā)之后按照觸發(fā)次數(shù)將沖擊波數(shù)據(jù)存入對(duì)應(yīng)的存儲(chǔ)區(qū)域，F(xiàn)LASH存儲(chǔ)分區(qū)示意圖如圖4所示。由于生產(chǎn)工藝的限制，F(xiàn)LASH出廠后本身會(huì)不可避免的帶有壞塊，但其壞塊總量最多不會(huì)超過80塊，為方便存儲(chǔ)區(qū)域管理以及保證邏輯地址的連續(xù)性，除去需要使用的存儲(chǔ)區(qū)域之外，在FLASH中提前預(yù)留了壞塊后備區(qū)作為存儲(chǔ)區(qū)域出現(xiàn)壞塊后的備選塊[12]。剩下的區(qū)域中前兩塊作為壞塊信息存儲(chǔ)區(qū)，其余部分分為n個(gè)沖擊波數(shù)據(jù)存儲(chǔ)區(qū)域，每個(gè)區(qū)域又分為負(fù)延時(shí)存儲(chǔ)區(qū)與正向數(shù)據(jù)存儲(chǔ)區(qū)域。系統(tǒng)可根據(jù)不同的n值來分配更改存儲(chǔ)區(qū)域，實(shí)現(xiàn)系統(tǒng)觸發(fā)次數(shù)可編程。但在更改系統(tǒng)可觸發(fā)次數(shù)的同時(shí)，系統(tǒng)數(shù)據(jù)長度的上限也隨之改變，在參數(shù)設(shè)置時(shí)需加以注意。圖7以n=16為例對(duì)FLASH存儲(chǔ)區(qū)進(jìn)行劃分，其中每個(gè)沖擊波數(shù)據(jù)存儲(chǔ)區(qū)域?yàn)?1.25 MB，每個(gè)區(qū)域又分為6.25 MB的負(fù)延時(shí)存儲(chǔ)區(qū)與25 MB的正向數(shù)據(jù)存儲(chǔ)區(qū)。

圖6 FPGA控制狀態(tài)機(jī)

圖7 FLASH存儲(chǔ)分區(qū)

2.2 負(fù)延時(shí)讀/寫設(shè)計(jì)

負(fù)延時(shí)數(shù)據(jù)，即在觸發(fā)信號(hào)來臨之前系統(tǒng)尚處于未觸發(fā)狀態(tài)時(shí)所記錄的信號(hào)數(shù)據(jù)，一般為系統(tǒng)基線。正向數(shù)據(jù)，即系統(tǒng)觸發(fā)之后記錄的包括完整沖擊波信號(hào)在內(nèi)的全部數(shù)據(jù)。與正向數(shù)據(jù)不同，負(fù)延時(shí)數(shù)據(jù)在寫入FLASH時(shí)需采取邊擦除、邊寫入的循環(huán)存儲(chǔ)策略。而FLASH存儲(chǔ)器受限于其特殊的存儲(chǔ)結(jié)構(gòu)，只能按頁寫入、按塊擦除，這就對(duì)處于負(fù)延時(shí)存儲(chǔ)階段的數(shù)據(jù)寫入速率有著嚴(yán)格的要求，必須保證該階段的數(shù)據(jù)寫入速率大于或等于AD的采樣速率，才可以確保存入FLASH中的數(shù)據(jù)是完整、可靠的。決定負(fù)延時(shí)數(shù)據(jù)寫入速率的因素主要包括FLASH存儲(chǔ)器的頁編程、塊擦除時(shí)間以及系統(tǒng)的工作時(shí)鐘。本文所選用FLASH存儲(chǔ)器的典型參數(shù)如表1所示，其中系統(tǒng)工作時(shí)鐘為40 MHz。

表1 FLASH存儲(chǔ)芯片典型參數(shù)

傳統(tǒng)的FLASH存儲(chǔ)器數(shù)據(jù)寫入方法為單個(gè)plane寫入，并且在負(fù)延時(shí)階段需擦除完成一塊之后才開始按頁寫入數(shù)據(jù)。按此方式計(jì)算，負(fù)延時(shí)數(shù)據(jù)的最低寫入速率vS：

按此方案，系統(tǒng)的AD采樣速率最高僅為1.3MSPS。在本次設(shè)計(jì)中，采用兩個(gè)plane同時(shí)寫入、同時(shí)擦除的方式，即在負(fù)延時(shí)存儲(chǔ)階段，同時(shí)對(duì)FLASH存儲(chǔ)器中的2塊進(jìn)行擦除，當(dāng)負(fù)延時(shí)數(shù)據(jù)存儲(chǔ)區(qū)域中有2塊空白塊之后，同時(shí)對(duì)2塊中的2頁進(jìn)行寫入。按兩個(gè)plane同時(shí)寫入、擦除進(jìn)行計(jì)算，負(fù)延時(shí)數(shù)據(jù)的最低寫入速率vD：

即系統(tǒng)的最高AD采樣速率為2.47 MSPS，而在本文的設(shè)計(jì)中系統(tǒng)AD采樣速率為2MSPS，雙plane同時(shí)存儲(chǔ)的方式使得本次設(shè)計(jì)的負(fù)延時(shí)數(shù)據(jù)存儲(chǔ)方案寫入速率滿足設(shè)計(jì)需求。

由于負(fù)延時(shí)數(shù)據(jù)存儲(chǔ)需要邊寫入、邊擦除，而且需要在FIFO中存夠完整的兩頁數(shù)據(jù)才可以進(jìn)入頁編程，因此在觸發(fā)的同時(shí)，若系統(tǒng)正處于頁編程時(shí)刻、塊擦除時(shí)刻以及數(shù)據(jù)寫入時(shí)刻等情況下，可能會(huì)有一部分負(fù)延時(shí)數(shù)據(jù)存入正向數(shù)據(jù)存儲(chǔ)區(qū)，需將這部分負(fù)延時(shí)數(shù)據(jù)與正向數(shù)據(jù)準(zhǔn)確區(qū)分才可以保證系統(tǒng)測(cè)試數(shù)據(jù)的正確性。為此，設(shè)計(jì)了如下的負(fù)延時(shí)數(shù)據(jù)讀取方案。

在觸發(fā)時(shí)刻，系統(tǒng)正進(jìn)行頁編程時(shí)，F(xiàn)IFO內(nèi)數(shù)據(jù)可能為0～2.73 kByte，且此時(shí)的數(shù)據(jù)全部為負(fù)延時(shí)數(shù)據(jù)。在完成頁編程并且FIFO中存滿4 kByte，即完整的一頁數(shù)據(jù)之后，數(shù)據(jù)將寫入FLASH正向數(shù)據(jù)存儲(chǔ)區(qū)的首兩頁，此時(shí)可能有一部分負(fù)延時(shí)數(shù)據(jù)一并存入該區(qū)域。為了甄別負(fù)延時(shí)數(shù)據(jù)與正向數(shù)據(jù)，在接收到觸發(fā)信號(hào)時(shí)刻，需要記錄觸發(fā)信號(hào)來臨時(shí)的當(dāng)前數(shù)據(jù)在FIFO中的所處字節(jié)數(shù)m，m就是寫入FLASH正向數(shù)據(jù)存儲(chǔ)區(qū)的負(fù)延時(shí)數(shù)據(jù)的字節(jié)數(shù)，在讀數(shù)時(shí)只需將正向數(shù)據(jù)存儲(chǔ)區(qū)中第一個(gè)雙頁的前m字節(jié)讀出，并與負(fù)延時(shí)數(shù)據(jù)存儲(chǔ)區(qū)的負(fù)延時(shí)數(shù)據(jù)結(jié)合即得到正確的負(fù)延時(shí)數(shù)據(jù)。該情況下正向數(shù)據(jù)存儲(chǔ)區(qū)數(shù)據(jù)示意圖如圖8。

圖8 觸發(fā)時(shí)刻系統(tǒng)處于頁編程時(shí)正向數(shù)據(jù)存儲(chǔ)區(qū)示意

在觸發(fā)時(shí)刻，系統(tǒng)處于塊擦除時(shí)刻時(shí)，需等待擦除完成后再將數(shù)據(jù)寫入正向數(shù)據(jù)存儲(chǔ)區(qū)，此時(shí)FIFO中的數(shù)據(jù)為11.72 kByte。但在觸發(fā)時(shí)刻FIFO中的數(shù)據(jù)量為0～11.72 kByte，該時(shí)刻之前的數(shù)據(jù)均為負(fù)延時(shí)數(shù)據(jù)，之后的數(shù)據(jù)為正向數(shù)據(jù)，并同時(shí)一并存入系統(tǒng)的正向數(shù)據(jù)存儲(chǔ)區(qū)。由于在等待擦除完成之后FIFO中的數(shù)據(jù)量為11.72 kByte，遠(yuǎn)大于4 kByte，因此無需等待直接從FIFO中將數(shù)據(jù)取出并寫入FLASH正向數(shù)據(jù)存儲(chǔ)區(qū)。待數(shù)據(jù)全部寫入之后，正向數(shù)據(jù)存儲(chǔ)區(qū)中可能有一部分負(fù)延時(shí)數(shù)據(jù)。因此，需要記錄觸發(fā)時(shí)刻數(shù)據(jù)在FIFO中所處的字節(jié)數(shù)m，并由此計(jì)算出存入正向數(shù)據(jù)存儲(chǔ)區(qū)的負(fù)延時(shí)數(shù)據(jù)量，其計(jì)算公式為

m÷4 096=x…y

其中，x為負(fù)延時(shí)數(shù)據(jù)在正向數(shù)據(jù)記錄區(qū)所占的完整雙頁組數(shù)x，余數(shù)y等于剩余的字節(jié)數(shù)，在下一個(gè)雙頁中讀取y字節(jié)的數(shù)據(jù)即可得到寫入正向數(shù)據(jù)存儲(chǔ)區(qū)的全部負(fù)延時(shí)數(shù)據(jù)。該情況下正向數(shù)據(jù)存儲(chǔ)區(qū)內(nèi)數(shù)據(jù)示意圖如圖9。

圖9 觸發(fā)時(shí)刻系統(tǒng)處于塊擦除時(shí)正向數(shù)據(jù)存儲(chǔ)區(qū)示意圖

在觸發(fā)時(shí)刻，系統(tǒng)處于數(shù)據(jù)寫入階段時(shí)，數(shù)據(jù)讀取情況與頁編程時(shí)刻相同，讀取數(shù)據(jù)后，只需在FPGA微控制器的負(fù)延時(shí)數(shù)據(jù)寫入模塊預(yù)設(shè)多個(gè)負(fù)延時(shí)長度參數(shù)，并由上位機(jī)發(fā)送指令對(duì)其進(jìn)行選擇、修改，即可實(shí)現(xiàn)負(fù)延時(shí)數(shù)據(jù)的長度可編程。

2.3 存儲(chǔ)可靠性

FLASH存儲(chǔ)器受限于其生產(chǎn)工藝，在出廠及使用過程中都會(huì)產(chǎn)生無效塊。為保證寫入FLASH存儲(chǔ)器中的數(shù)據(jù)準(zhǔn)確、可靠，首先要保證的就是數(shù)據(jù)寫入的均是FLASH中的有效塊。為此，本設(shè)計(jì)采用塊保留區(qū)替換法，在常見的無效塊管理方法，即建立壞塊表的基礎(chǔ)上，將所有塊分為數(shù)據(jù)塊與保留塊。數(shù)據(jù)塊用于正常存儲(chǔ)數(shù)據(jù)，保留塊則作為數(shù)據(jù)塊產(chǎn)生無效塊之后的備份。在系統(tǒng)進(jìn)行無效塊檢測(cè)時(shí)發(fā)現(xiàn)數(shù)據(jù)塊產(chǎn)生壞塊后，就將該無效塊的地址映射到保留塊中的有效塊中。此方法既保證了寫入FLASH存儲(chǔ)器中的數(shù)據(jù)均寫入有效塊中，不會(huì)出現(xiàn)因?qū)懭霟o效塊而導(dǎo)致的數(shù)據(jù)缺失現(xiàn)象，同時(shí)也保證了數(shù)據(jù)塊在邏輯地址上的連續(xù)性，使得地址管理不會(huì)因FLASH劃分存儲(chǔ)區(qū)域之后出現(xiàn)壞塊而變得過于復(fù)雜。圖10為無效塊檢測(cè)流程框圖。

圖10 無效塊檢測(cè)流程框圖

在保證數(shù)據(jù)均寫入有效塊之后，通過ECC校驗(yàn)來保證存儲(chǔ)數(shù)據(jù)的準(zhǔn)確性。在數(shù)據(jù)寫入時(shí)對(duì)每256字節(jié)輸入數(shù)據(jù)中的每個(gè)字節(jié)的某些位做異或運(yùn)算得出6位列校驗(yàn)碼，在每256字節(jié)輸入數(shù)據(jù)中的各個(gè)字節(jié)之間做異或運(yùn)算得出16位行校驗(yàn)碼。在讀出數(shù)據(jù)時(shí)再用相同的方式算出相應(yīng)的ECC校驗(yàn)碼，與原ECC校驗(yàn)碼進(jìn)行異或運(yùn)算，若結(jié)果為0則表示讀數(shù)過程中不存在錯(cuò)誤，若結(jié)果不為0，則可根據(jù)具體的ECC校驗(yàn)值確定出相應(yīng)的出錯(cuò)位并進(jìn)行糾正。

3 試驗(yàn)結(jié)果與分析

基于上述多重觸發(fā)方案的存儲(chǔ)式炮口沖擊波測(cè)試系統(tǒng)已經(jīng)研制完成并投入使用，其實(shí)物如圖11所示。其中圖11(a)為系統(tǒng)正常使用時(shí)加蓋防護(hù)殼的狀態(tài)，圖11(b)為系統(tǒng)充電及設(shè)置參數(shù)時(shí)擰下防護(hù)殼的狀態(tài)。其操作面板從最下方開始按逆時(shí)針方向依次為狀態(tài)指示燈、電源指示燈、開關(guān)、充電口、USB數(shù)據(jù)接口。系統(tǒng)內(nèi)筒使用硅橡膠和聚氨酯進(jìn)行灌封，使得系統(tǒng)抗沖擊、耐高溫能力大大加強(qiáng)，并且FLASH等重要芯片器件不易損壞、脫落。在使用時(shí)，系統(tǒng)通過面板四周的螺栓孔固定在預(yù)先制作的傳感器支架上，保證傳感器敏感面與炮口之間的距離和方向符合試驗(yàn)需求。

圖11 多重觸發(fā)炮口沖擊波測(cè)試系統(tǒng)實(shí)物

研制完成的測(cè)試系統(tǒng)已經(jīng)過多次實(shí)彈試驗(yàn)，在完成試驗(yàn)測(cè)試任務(wù)的同時(shí)也驗(yàn)證了系統(tǒng)的可靠性。圖12為某次炮口沖擊波實(shí)彈試驗(yàn)中某測(cè)點(diǎn)經(jīng)連續(xù)3次觸發(fā)后上位機(jī)軟件讀取的系統(tǒng)狀態(tài)，軟件顯示系統(tǒng)已觸發(fā)并且已經(jīng)記錄了3次沖擊波數(shù)據(jù)以及對(duì)應(yīng)的觸發(fā)時(shí)間。

圖12 上位機(jī)讀取系統(tǒng)狀態(tài)

圖13為3次沖擊波波形，從結(jié)果可以看出：在系統(tǒng)如實(shí)地記錄了觸發(fā)時(shí)間以及觸發(fā)次數(shù)的基礎(chǔ)上，3次觸發(fā)的沖擊波信號(hào)完整，且3次沖擊波信號(hào)的超壓峰值、正壓作用時(shí)間以及沖量結(jié)果相近，試驗(yàn)結(jié)果符合預(yù)期(表2)。

表2 測(cè)試統(tǒng)計(jì)結(jié)果

圖13 連續(xù)3次沖擊波波形

4 結(jié)論

本文針對(duì)當(dāng)前炮口沖擊波連發(fā)測(cè)試的需求，通過對(duì)FLASH存儲(chǔ)器進(jìn)行區(qū)域劃分，對(duì)負(fù)延時(shí)數(shù)據(jù)的存儲(chǔ)采用循環(huán)擦除、寫入的方案，對(duì)負(fù)延時(shí)數(shù)據(jù)及正向數(shù)據(jù)的讀取方案進(jìn)行合理的規(guī)劃和設(shè)計(jì)，實(shí)現(xiàn)了存儲(chǔ)式炮口沖擊波測(cè)試系統(tǒng)的多重觸發(fā)技術(shù)，彌補(bǔ)了現(xiàn)有存儲(chǔ)式炮口沖擊波測(cè)試系統(tǒng)在火炮連發(fā)測(cè)試方面的不足。經(jīng)驗(yàn)證，本文設(shè)計(jì)的多重觸發(fā)式炮口沖擊波存儲(chǔ)測(cè)試系統(tǒng)具有穩(wěn)定性高、適用性強(qiáng)等特點(diǎn)，具有良好的應(yīng)用前景。