張曉雷，賈曉曉，趙冬青，劉東海

(中北大學(xué)儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西太原 030051)

0 引言

近年來隨著飛行器技術(shù)的快速發(fā)展，相應(yīng)地對(duì)地面測(cè)控臺(tái)設(shè)備的接口的多樣性、可靠性要求也越來越高［1］。地面測(cè)控臺(tái)的規(guī)范化、通用化、系列化就顯得尤為重要，因此應(yīng)充分考慮測(cè)試設(shè)備的繼承性并采用成熟的技術(shù)。為了全面可靠地測(cè)試飛行器設(shè)備，設(shè)計(jì)了基于CPCI總線通用測(cè)試設(shè)備。

早期的地面測(cè)控臺(tái)針對(duì)不同的飛行器任務(wù)，由于接口、傳輸速率及功能的差異，需要新設(shè)計(jì)不同的測(cè)控臺(tái)設(shè)備［2］。因此，從可靠性和經(jīng)濟(jì)性上考慮，設(shè)計(jì)一種通用測(cè)試設(shè)備是非常必要的。通用測(cè)試設(shè)備將高速Hotlink接口、高速LVDS接口和RS485/RS422接口等高速數(shù)據(jù)傳輸模塊與數(shù)字量發(fā)送模塊、模擬量發(fā)送模塊和供電模塊按信號(hào)類型和功能集成到一個(gè)設(shè)備上。通過對(duì)傳統(tǒng)的地面測(cè)控臺(tái)進(jìn)行通用化設(shè)計(jì)，明顯地提高了地面測(cè)控臺(tái)的實(shí)用性和可靠性。

1 系統(tǒng)總體方案設(shè)計(jì)

通用測(cè)試設(shè)備的總體設(shè)計(jì)框圖如圖1所示。該設(shè)備采用4U、19英寸(1英寸=2.54 cm)標(biāo)準(zhǔn)CPCI機(jī)箱(該機(jī)箱自帶主板)，基于此平臺(tái)，分別設(shè)計(jì)了4種通用型CPCI板卡:主控卡、數(shù)字量信源卡、模擬量信源卡及電源卡。

主控卡主要通過RS485/RS422接口向飛行器發(fā)送指令并接收飛行器狀態(tài)信息，通過高速LVDS或高速Hotlink接口實(shí)時(shí)監(jiān)測(cè)或事后下載飛行器的數(shù)據(jù);數(shù)字量信源卡為飛行器模擬發(fā)送同步PCM數(shù)據(jù)、高速LVDS數(shù)據(jù)等數(shù)字量信息，同時(shí)采集電壓檢測(cè)信號(hào);模擬量信源卡為飛行器提供模擬測(cè)試信號(hào)，包括產(chǎn)生正弦波、三角波、鋸齒波等信號(hào)，且幅值和頻率在一定范圍可調(diào);電源卡以其背板輸出的+12 V電源作為輸入，通過隔離升壓DC－DC模塊為外部提供一組獨(dú)立的供電電壓。由于電源卡上沒有高速接口，不存在高速數(shù)據(jù)的通信，其主控芯片采用C851F061單片機(jī)，其余板卡上主控芯片采用在高速信號(hào)處理上更穩(wěn)定的FPGA芯片。

2 硬件電路設(shè)計(jì)

所設(shè)計(jì)的通用測(cè)試設(shè)備的關(guān)鍵硬件電路包括主控卡的高速Hotlink接口接收電路、高速LVDS接口發(fā)送電路及數(shù)字量信源卡的高速LVDS接口接收電路。下面就這3個(gè)電路的設(shè)計(jì)進(jìn)行詳細(xì)介紹。

2.1 Hotlink接口接收電路設(shè)計(jì)

圖2為Hotlink接口接收電路圖。Hotlink數(shù)據(jù)經(jīng)過長(zhǎng)距離同軸電纜傳輸后由連接器BNC－KY3輸入，防靜電芯片SMDA05LCC不僅可以吸收可能造成器件損壞的脈沖，而且能夠避免數(shù)據(jù)受到不必要的噪聲影響［3］;變壓器TC1－1T起到降低信號(hào)諧波干擾的作用，信號(hào)經(jīng)處理后送至Hotlink數(shù)據(jù)接收芯片CY7B933差分輸入端;R159和R160為阻抗匹配電阻，其阻值為同軸電纜特性阻抗的一半［4－5］;R158和 R161組成一個(gè)分壓網(wǎng)絡(luò)，為輸入差分信號(hào)提供需要的直流偏置電平;同時(shí)R158與C111組成一個(gè)RC濾波網(wǎng)絡(luò)用來濾除輸入端的高頻噪聲［6］;由于本設(shè)計(jì)選擇INA±通道輸入，故將A/B引腳通過電阻R156上拉至5 V。

2.2 LVDS接口發(fā)送電路設(shè)計(jì)

SN65LV1023發(fā)送芯片將10位并行數(shù)據(jù)轉(zhuǎn)換為串行LVDS數(shù)據(jù)流，芯片發(fā)送數(shù)據(jù)時(shí)為10位并行數(shù)據(jù)附加起始位和停止位［7］。LVDS信號(hào)由于電平較低，經(jīng)過長(zhǎng)距離傳輸會(huì)使信號(hào)產(chǎn)生衰減和畸變，無法滿足長(zhǎng)距離的傳輸要求。因此在發(fā)送端增加高速電纜驅(qū)動(dòng)器CLC001提高信號(hào)電平，提高數(shù)據(jù)的傳輸距離。

圖2 Hotlink接口接收電路

SN65LV1023發(fā)送芯片輸出差分電壓取決于輸出端端接電阻R6，其阻值與PCB差分線的特性阻抗相同，典型值為 100～120 Ω。R6取 100 Ω 時(shí)，驅(qū)動(dòng)器輸入端的差分電壓約780 mV，滿足驅(qū)動(dòng)器100 mV的差分門限電平要求［8－9］。CLC001的輸出可看作高阻抗的電流源，R8和R9為分流電阻，將輸出電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，同時(shí)為傳輸線提供輸入端阻抗匹配。傳輸線為QX2490，其特性阻抗為100 Ω，因此 R8與 R9設(shè)計(jì)為 49.9 Ω［10］。C6和 C7為隔直電容，實(shí)現(xiàn)交流耦合。圖3為L(zhǎng)VDS接口發(fā)送電路。

圖3 LVDS接口發(fā)送電路

2.3 LVDS接口接收電路設(shè)計(jì)

LVDS信號(hào)通過線纜傳輸至接收端自適應(yīng)均衡器CLC014對(duì)發(fā)送端衰減和畸變的信號(hào)進(jìn)行恢復(fù)，圖4為L(zhǎng)VDS接口接收電路。

圖4 LVDS接口接收電路

LVDS信號(hào)經(jīng)過驅(qū)動(dòng)器CLC001的輸出信號(hào)和到達(dá)均衡器CLC014的輸入信號(hào)波形圖如圖5所示，圖6為信號(hào)經(jīng)過均衡器CLC014后的輸出信號(hào)波形圖。

圖5 CLC001輸出信號(hào)和CLC014輸入信號(hào)

圖6 CLC014輸出信號(hào)

SN65 LV1224解碼器利用了數(shù)據(jù)與時(shí)鐘恢復(fù)技術(shù)，可以將串行輸入的高速LVDS信號(hào)解碼為10位并行數(shù)據(jù)和1路時(shí)鐘信號(hào)［11］。從圖5、圖6可以看出，LVDS信號(hào)經(jīng)過均衡器CLC014的自動(dòng)補(bǔ)償后可以把衰減和畸變信號(hào)恢復(fù)至正常強(qiáng)度，傳輸給FPGA進(jìn)行處理。在均衡器的差分輸入端口，分別串聯(lián)100 Ω(R102、R103)電阻用來匹配雙絞電纜的阻抗，C26和C27為隔直電容，和發(fā)送端一樣設(shè)計(jì)為交流耦合［12］。

3 板卡間交互協(xié)議設(shè)計(jì)

通用測(cè)試設(shè)備CPCI機(jī)箱背板設(shè)計(jì)2組串行通信總線，2組總線均工作在主從模式。主機(jī)為主控卡，其他為從機(jī)(包括電源卡、數(shù)字量卡、模擬量卡等)。通過該總線，主機(jī)向各從機(jī)下發(fā)指令，當(dāng)從機(jī)識(shí)別到是自己的ID時(shí)，將相應(yīng)的狀態(tài)返回給主機(jī)，主從機(jī)的拓?fù)浣Y(jié)構(gòu)如圖7所示。

圖7 主從機(jī)的拓?fù)浣Y(jié)構(gòu)

3.1 總線協(xié)議

主、從機(jī)工作在“點(diǎn)名－應(yīng)答”的方式下，主機(jī)發(fā)出點(diǎn)名指令，從機(jī)根據(jù)指令內(nèi)容進(jìn)行應(yīng)答。

總線串行碼率定義為10 Kbit/s，采用標(biāo)準(zhǔn)串行協(xié)議，包含1 bit起始位、1 bit停止位和8 bit數(shù)據(jù)位，發(fā)送時(shí)先發(fā)送低位。主機(jī)每次點(diǎn)名時(shí)連續(xù)發(fā)送3條一樣的指令，指令間隔為11 bit“1”，時(shí)序如圖8所示。指令內(nèi)容如表1所示。從機(jī)每接收到一次狀態(tài)獲取指令，相應(yīng)發(fā)出一次狀態(tài)數(shù)據(jù)，每次返回10個(gè)字節(jié)狀態(tài)信息，字節(jié)間無空隙位間隔，從機(jī)卡返回的狀態(tài)信息如表2所示。

各板卡加電后，主機(jī)TX端處于發(fā)送狀態(tài)，各從機(jī)RX端處于接收狀態(tài);主機(jī)RX端處于接收狀態(tài)，對(duì)應(yīng)被點(diǎn)名從機(jī)處于發(fā)送狀態(tài);從機(jī)開始返回狀態(tài)前先將引腳由高阻設(shè)置為輸出，狀態(tài)輸出完畢后，再設(shè)為高阻態(tài)，防止各從機(jī)同時(shí)輸出，導(dǎo)致引腳損壞。

圖8 主機(jī)指令發(fā)送時(shí)序

表1 主機(jī)指令內(nèi)容約定

表2 從機(jī)信息返回幀格式約定

3.2 邏輯實(shí)現(xiàn)

主機(jī)在板卡加電后根據(jù)標(biāo)準(zhǔn)串行協(xié)議，其中一組串行通信總線默認(rèn)對(duì)從機(jī)各板卡循環(huán)點(diǎn)名，發(fā)送各從機(jī)板卡狀態(tài)獲取指令;對(duì)單個(gè)從機(jī)的點(diǎn)名周期為20 ms(包括發(fā)送指令和狀態(tài)返回的時(shí)間)，發(fā)送指令的最長(zhǎng)時(shí)間為6.3 ms;主機(jī)另外一組串行總線通過CPCI總線識(shí)別上位機(jī)指令，發(fā)送對(duì)應(yīng)的指令，每個(gè)指令連續(xù)發(fā)送3條，不循環(huán)發(fā)送，與循環(huán)指令發(fā)送協(xié)議相同，指令的最長(zhǎng)時(shí)間為6.3 ms。

從機(jī)通過2組串行通信總線根據(jù)標(biāo)準(zhǔn)串行協(xié)議接收主機(jī)發(fā)送的點(diǎn)名指令，識(shí)別到是自己的ID時(shí)，根據(jù)主機(jī)指令執(zhí)行相應(yīng)的指令并能將相應(yīng)的狀態(tài)返回給主機(jī)。從機(jī)電源卡與其余從機(jī)不同，這里特別說明，主控芯片單片機(jī)無法并行接收2組串行指令，在單片機(jī)里通過引入中斷來順序判別主機(jī)指令。從機(jī)電源卡識(shí)別到主機(jī)發(fā)送的上位機(jī)指令后控制相應(yīng)的繼電器打開或閉合，接收到狀態(tài)返回指令則發(fā)送相應(yīng)狀態(tài)給主機(jī)，從機(jī)電源卡的工作流程圖如圖9所示。

單片機(jī)加電后識(shí)別串口0是否發(fā)生中斷，如果串口0發(fā)生中斷，則繼續(xù)判定串口指令內(nèi)容，如果為28 V上電指令，則控制繼電器閉合;如果為28 V斷電指令，則控制繼電器斷開;如果上電后是串口1發(fā)生中斷，則判斷是否為電源卡返回狀態(tài)指令，如果是則啟動(dòng)A/D轉(zhuǎn)換器，并通過串口返回狀態(tài)信息(包括供電電壓、供電電流等)。

圖9 從機(jī)電源卡的工作流程圖

4 設(shè)計(jì)結(jié)果驗(yàn)證

為了對(duì)通用測(cè)試設(shè)備硬件數(shù)據(jù)傳輸接口的可靠性進(jìn)行驗(yàn)證，需額外的采編存儲(chǔ)設(shè)備配合通用測(cè)試設(shè)備共同搭建的測(cè)試系統(tǒng)，此外還應(yīng)對(duì)板卡間交互協(xié)議進(jìn)行驗(yàn)證。

模擬量卡輸出的模擬信號(hào)可以通過示波器驗(yàn)證模擬量卡信號(hào)輸出的正確性。為了驗(yàn)證硬件數(shù)字量接口數(shù)據(jù)傳輸?shù)目煽啃?，如?所示將數(shù)據(jù)傳輸接口的數(shù)據(jù)配置成相應(yīng)的幀格式，通用測(cè)試設(shè)備各個(gè)發(fā)送接口的數(shù)據(jù)通過采編存儲(chǔ)設(shè)備進(jìn)行統(tǒng)一編碼存儲(chǔ)，接收接口通過上位機(jī)軟件對(duì)編碼存儲(chǔ)的數(shù)據(jù)進(jìn)行回讀并進(jìn)行數(shù)據(jù)分析，驗(yàn)證硬件數(shù)字量接口數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

表3 各接口數(shù)據(jù)傳輸格式配置表

上位機(jī)收到的各接口的數(shù)據(jù)截圖如圖12～圖14所示。Hotlink接口收到的數(shù)據(jù)如圖10所示，LVDS接口收到的數(shù)據(jù)如圖11所示，同步PCM接口收到的數(shù)據(jù)如圖12所示，RS485接口收到的數(shù)據(jù)如圖13所示，RS422接口收到的數(shù)據(jù)如圖14所示，從圖10～圖14可以看出各個(gè)端口都可以收到符合配置幀結(jié)構(gòu)的數(shù)據(jù)，從而驗(yàn)證了硬件數(shù)字量接口數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

圖10 Hotlink接口收到數(shù)據(jù)截圖

圖11 LVDS接口收到數(shù)據(jù)截圖

圖12 同步PCM接口收到數(shù)據(jù)截圖

圖13 RS485接口收到數(shù)據(jù)截圖

圖14 RS422接口收到數(shù)據(jù)截圖

為了驗(yàn)證通用測(cè)試設(shè)備背板之間的板卡間交互協(xié)議，用示波器抓取主機(jī)的指令波形如圖15所示，從機(jī)的狀態(tài)返回波形如圖16所示，從圖15～圖16可以看出板卡間交互協(xié)議符合通用測(cè)試設(shè)備的自定義協(xié)議，從而驗(yàn)證了板卡間交互協(xié)議的正確性。

5 結(jié)束語

基于CPCI總線的通用測(cè)試設(shè)備，針對(duì)數(shù)據(jù)傳輸過程中接口種類繁多，不同接口速率差異等方面做到了相對(duì)的通用，通過大量試驗(yàn)證明了通用測(cè)試設(shè)備的可靠性。通過對(duì)傳統(tǒng)的地面測(cè)控臺(tái)進(jìn)行通用化設(shè)計(jì)，在實(shí)用性、經(jīng)濟(jì)性、可靠性及環(huán)境適應(yīng)性等方面可以較好地滿足工程應(yīng)用需求。

圖15 主機(jī)指令波形圖

圖16 從機(jī)狀態(tài)返回波形圖