王華 李強(qiáng) 薄姝 閆靜純 蔡帥 富帥 趙宇昂 賀強(qiáng)民

國外空間紅外遙感器模擬前端處理技術(shù)發(fā)展研究

王華1李強(qiáng)1薄姝1閆靜純1蔡帥1富帥1趙宇昂2賀強(qiáng)民1

（1 北京空間機(jī)電研究所，北京 100094）（2 內(nèi)蒙古電力科學(xué)院，呼和浩特 010020）

文章對空間紅外遙感器模擬前端處理技術(shù)進(jìn)行調(diào)研研究，首先對美國、歐洲的紅外遙感器模擬前端處理技術(shù)的電路結(jié)構(gòu)、性能指標(biāo)和關(guān)鍵電路設(shè)計(jì)方法進(jìn)行了介紹；然后對紅外遙感器模擬前端處理技術(shù)的低噪聲、低功耗、深低溫工作的技術(shù)特點(diǎn)進(jìn)行了分析，最后給出中國空間紅外遙感器模擬前端處理技術(shù)發(fā)展建議。期望通過對美國、歐洲紅外遙感器模擬前端處理技術(shù)研究和分析，為中國空間紅外遙感器模擬前端處理技術(shù)發(fā)展提供參考。

紅外遙感 模擬前端 低噪聲 空間相機(jī)

0 引言

空間紅外遙感器是空間光學(xué)遙感器的一種，主要是通過紅外探測器收集地物輻射的人眼看不到的紅外輻射波，經(jīng)過光電轉(zhuǎn)換變成人眼所能看到的圖像，具有全天候、隱蔽性好、可以穿透云煙等優(yōu)點(diǎn)，被廣泛應(yīng)用于軍事、氣象、環(huán)境監(jiān)測、海洋觀測等領(lǐng)域。與可見光遙感器的探測器相比，空間紅外遙感器的探測器具有深低溫（幾十開）工作、輸出阻抗大、對偏置驅(qū)動(dòng)電壓精度和噪聲要求高的特點(diǎn)[1-4]。

空間紅外遙感器模擬前端處理技術(shù)主要是對紅外探測器輸出的模擬信號(hào)進(jìn)行阻抗變換、調(diào)理放大（包括可編程增益放大、模擬處理鏈路失調(diào)校正）和模數(shù)轉(zhuǎn)換，并為紅外探測器提供高精度低噪聲偏置驅(qū)動(dòng)，該處理技術(shù)位于紅外遙感器信號(hào)流的最前端，其性能直接決定遙感器的成像性能，是空間紅外遙感器視頻電子學(xué)的核心處理技術(shù)。本文旨在通過對美國、歐洲空間紅外遙感器模擬前端處理技術(shù)現(xiàn)狀進(jìn)行調(diào)研研究，為我國空間紅外遙感器模擬前端處理技術(shù)發(fā)展提供參考。

目前國際上關(guān)于空間紅外遙感器模擬前端處理技術(shù)有兩種設(shè)計(jì)思路：一種是標(biāo)準(zhǔn)集成芯片通過印制電路板（Printed Circuit Board，PCB）互聯(lián)設(shè)計(jì)實(shí)現(xiàn)對紅外探測器的驅(qū)動(dòng)和處理；另一種是將模擬前端處理部分進(jìn)行集成，設(shè)計(jì)高集成度可深低溫工作的單片式模擬前端專用芯片（Application Specific Integrated Circuit，ASIC）。前者為傳統(tǒng)的板級設(shè)計(jì)方法，該方法標(biāo)準(zhǔn)集成芯片需工作在軍溫（–55℃~125℃）或常溫條件下，因此只能在低溫杜瓦外實(shí)現(xiàn)與探測器的互聯(lián)，處理電路傳輸干擾大、體積大、功耗大；后者可將單片式模擬前端ASIC放置在低溫杜瓦中，直接與探測器連接，縮短探測器高阻模擬信號(hào)的傳輸距離，就近對探測器模擬信號(hào)進(jìn)行模擬調(diào)理和模數(shù)轉(zhuǎn)換，同時(shí)對量化后的圖像數(shù)據(jù)進(jìn)行數(shù)據(jù)預(yù)處理，具有噪聲低、集成度高、體積小、易于模塊化設(shè)計(jì)的優(yōu)點(diǎn)[5-6]。

1 美國紅外遙感器模擬前端處理技術(shù)

目前美國紅外遙感器模擬前端處理電路均采用單片式模擬前端ASIC實(shí)現(xiàn)，其2002年即開始了對單片紅外焦平面模擬前端ASIC的研究[5]，典型的模擬前端ASIC有SIDECAR（System for Image Digitization Enhancement Control and Retrieval）和ACADIA（ASIC for Control and Digitization of Imagers for Astronomy）。

1.1 SIDECAR

SIDECAR是美國Teledyne公司研制的一款單片式紅外焦平面模擬前端ASIC[3]，已應(yīng)用于美國“哈勃”望遠(yuǎn)鏡（Hubble Space Telescope，HST）、“詹姆斯韋伯”望遠(yuǎn)鏡（James Webb Space Telescope，JWST）、Landsat-8衛(wèi)星和歐洲的“歐幾里得”（Euclid）空間望遠(yuǎn)鏡等多個(gè)項(xiàng)目中[7-9]，并已成為Teledyne公司的貨架產(chǎn)品。

（1）組成結(jié)構(gòu)

SIDECAR組成結(jié)構(gòu)如圖1所示，其集成了36通道16bit 模數(shù)轉(zhuǎn)化器ADC（可配置為12bit ADC）；具有36通道可編程增益放大器PGA，放大倍數(shù)–3~27dB可調(diào)；可通過20通道10bit數(shù)模轉(zhuǎn)化器DAC產(chǎn)生20路可調(diào)偏置，偏置類型即可為電壓型也可為電流型；通過微處理器產(chǎn)生32通道輸入輸出數(shù)字時(shí)序信號(hào)，所有時(shí)序信號(hào)的周期和相位可編程；另外還包括16bit可編程微控制器和256 kbit程序存儲(chǔ)器、992 kbit數(shù)據(jù)存儲(chǔ)器，具有加、減、乘、除、平均等陣列數(shù)據(jù)運(yùn)算功能[6,10]。

圖1 SIDECAR的組成結(jié)構(gòu)

（2）關(guān)鍵電路設(shè)計(jì)

1）PGA和ADC?？删幊淘鲆娣糯笾饕菍μ綔y器輸出的模擬信號(hào)進(jìn)行緩沖、放大和濾波，SIDECAR的PGA采用了電容反饋的電路結(jié)構(gòu)。

電容反饋放大電路通過切換不同的反饋電容，實(shí)現(xiàn)不同的放大倍數(shù)。電容反饋與電阻反饋相比具有低噪聲、低功耗和高線性度的優(yōu)點(diǎn)，但由于電容的漏電流隨時(shí)間和溫度漂移會(huì)引起信號(hào)漂移，因此需要周期性為電容網(wǎng)絡(luò)復(fù)位以抑制電容漏電流漂移對放大電路的影響，SIDECAR內(nèi)部設(shè)計(jì)相關(guān)雙采樣（Correlated Double Sampling，CDS）電路抑制電容復(fù)位產(chǎn)生的kTC復(fù)位噪聲[11-12]。文獻(xiàn)[12]給出了SIDECAR在100kHz采樣速率，增益放大4倍時(shí)，按秒級幀復(fù)位、按毫秒級行復(fù)位未CDS和按行復(fù)位CDS的噪聲測試數(shù)據(jù)如表1所示。

表1 SIDECARPGA測試結(jié)果

Tab.1 Test results of SIDECAR preamplifier

由表1的測試結(jié)果可以看出，以秒為單位按幀復(fù)位，復(fù)位周期長，電容反饋放大電路的電路漂移非常大；縮短復(fù)位周期，以毫秒級行周期按行對電容網(wǎng)絡(luò)復(fù)位可以消除放大電路漂移，但會(huì)引入kTC復(fù)位噪聲；縮短復(fù)位周期并通過CDS技術(shù)則可以很好地抑制電路漂移和kTC噪聲，將電路噪聲由650μV降低到32μV。

2）偏置驅(qū)動(dòng)。SIDECAR可調(diào)偏置驅(qū)動(dòng)部分采用10bit DAC+電壓緩沖器+驅(qū)動(dòng)調(diào)整電路的架構(gòu)實(shí)現(xiàn)，如圖2所示。通過微控制器配置控制寄存器，控制寄存器設(shè)置設(shè)定輸出的電壓值或電流值，電壓可調(diào)范圍為0~3.3V，電流可調(diào)范圍為0.1μA~25mA[6]。

圖2 SIDECAR可調(diào)偏置結(jié)構(gòu)

SIDECAR偏置電壓驅(qū)動(dòng)輸出端設(shè)計(jì)由RC構(gòu)成的低通濾波電路，對產(chǎn)生的偏置電壓進(jìn)行濾波。在輸出端未加低通濾波和加低通濾波（RC參數(shù)360ms，幀周期2s）時(shí)，圖像噪點(diǎn)明顯，經(jīng)過低通濾波后圖像干凈均勻。將輸出圖像總噪聲扣除PGA電路噪聲和ADC噪聲，得到未加低通濾波時(shí)偏置驅(qū)動(dòng)噪聲（RMS）為36μV，加低通濾波時(shí)（RC參數(shù)360ms）噪聲（RMS）僅為4μV[12]。

1.2 ACADIA

寬視場紅外巡天望遠(yuǎn)鏡（Wide-Field Infrared Survey Telescope，WFIRST）是繼JWST后的新一代空間望遠(yuǎn)鏡，其寬視場載荷（Wide-Field Instrument，WFI）具有18片Teledyne公司的H4RG紅外探測器，是NASA目前最大的紅外焦平面陣列。2016年，針對WFIRST的需求NASA在SIDECAR的基礎(chǔ)上新研制出一款單片紅外焦平面ASIC，即ACADIA[13]。

（1）組成結(jié)構(gòu)

ACADIA集成了40通道16bit ADC（可配置為14bit ADC）；具有40通道PGA，放大倍數(shù)–3~33dB可調(diào)；24通道可調(diào)偏置，偏置類型既可為電壓型也可為電流型；通過微處理器產(chǎn)生32通道輸入輸出數(shù)字時(shí)序信號(hào)，所有時(shí)序信號(hào)的周期和相位可編程；另外集成了16bit可編程微控制器和程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器，并具有數(shù)據(jù)運(yùn)算功能[13]，如圖3所示。

圖3 ACADIA的組成結(jié)構(gòu)

（2）關(guān)鍵電路設(shè)計(jì)

1）PGA。ACADIA的PGA同樣采用電容反饋的結(jié)構(gòu)，但考慮通用性也設(shè)計(jì)了電阻反饋結(jié)構(gòu)，通過配置寄存器可設(shè)置采用電容反饋或電阻反饋，可編程增益調(diào)整范圍為-3~33dB[14]。

電阻反饋相比電容反饋結(jié)構(gòu)，無需周期性復(fù)位，設(shè)計(jì)簡單，但功耗大、噪聲大，線性度差。文獻(xiàn)[13]對ACADIA放大增益為16時(shí)電阻反饋和電容反饋的等效輸入噪聲進(jìn)行了測試，如表2所示，可以看出電阻反饋噪聲最大，電容反饋并采用CDS的電路設(shè)計(jì)噪聲最小，實(shí)際使用時(shí)根據(jù)不同的需要，選擇可編程增益放大電路的反饋類型。

表2 ACADIAPGA噪聲測試結(jié)果

Tab.2 Test results of the ACADIA preamplifier 單位：μV

2）ADC結(jié)構(gòu)。ACADIA的ADC采用多次采樣分步轉(zhuǎn)換的結(jié)構(gòu)，包括兩級轉(zhuǎn)換：首先9bit的Flash轉(zhuǎn)換器，對模擬信號(hào)進(jìn)行粗量化，產(chǎn)生高9bit量化位，同時(shí)9bit量化位被送入一個(gè)DAC產(chǎn)生一個(gè)模擬輸入的近似值；然后8bit 逐次逼近轉(zhuǎn)換器（Successive Approximation Register，SAR），對模擬輸入與DAC產(chǎn)生的近似輸入的差進(jìn)行細(xì)量化，得到低8bit量化值。兩級之間有1bit的重疊位，用于消除噪聲和電路失配引起的不確定誤差。這種由Flash ADC和SAR ADC組合的分步轉(zhuǎn)換ADC結(jié)構(gòu)，可實(shí)現(xiàn)比單純SAR結(jié)構(gòu)ADC更高的轉(zhuǎn)換速率，但功耗低于單純Flash結(jié)構(gòu)ADC，且轉(zhuǎn)換精度高。

ACADIA ADC所用參考電壓（Ref_p和Ref_n）、偏置電壓均由其內(nèi)部偏置電壓電路產(chǎn)生，通過調(diào)整參考和偏置可以改變ADC的帶寬、功耗，可以使ADC適用于30~300K的工作溫度范圍。PGA和ADC之間的采樣保持放大器（Sample and Hold Amplifier，SHA）除了具有采樣保持和調(diào)整模擬信號(hào)共模電平的功能外還具有CDS的功能，用于降低PGA產(chǎn)生的kTC噪聲。

3）偏置驅(qū)動(dòng)。ACADIA的低噪聲偏置驅(qū)動(dòng)部分所有參考電壓和參考電流的基準(zhǔn)由帶隙參考電路產(chǎn)生，帶隙參考電壓為2V。偏置驅(qū)動(dòng)部分有26個(gè)偏置通道，為紅外探測器提供偏置電壓或偏置電流。每個(gè)通道包括一個(gè)可編程電壓源和一個(gè)可編程電流源。每個(gè)可編程電壓源由一個(gè)12bit DAC和一個(gè)緩沖放大器構(gòu)成，該緩沖放大器可以配置為具有一定輸出阻抗（幾歐）的超低噪聲運(yùn)放，也可以配置噪聲略高但超低輸出阻抗（幾毫歐）的運(yùn)放，同時(shí)緩沖器的帶寬和功耗均可配置。ACADIA的偏置驅(qū)動(dòng)部分還可以產(chǎn)生12路內(nèi)部參考電壓和32路內(nèi)部偏置電流，為芯片內(nèi)部ADC、運(yùn)放等提供偏置。

2 歐洲紅外遙感器模擬前端處理技術(shù)

歐洲紅外遙感器模擬前端處理技術(shù)目前處于傳統(tǒng)設(shè)計(jì)方法向深低溫單片式模擬前端ASIC過渡階段。如2016年2月發(fā)射的Sentinel-3A上的海洋和陸地表面溫度輻射計(jì)SLSTR載荷和2017年10月發(fā)射的Sentinel-5P衛(wèi)星的對流層監(jiān)測儀TROPOMI，仍然采用了傳統(tǒng)的設(shè)計(jì)方法。SLSTR載荷采用ST公司的ADC芯片RHF1401進(jìn)行模擬前端設(shè)計(jì)[15]；TROPOMI模擬前端電路由荷蘭空間研究院研制，其將電源供電、時(shí)序控制、模擬調(diào)理和量化、偏置電壓產(chǎn)生四個(gè)部分，分為4塊PCB實(shí)現(xiàn)，PCB之間通過柔板連接，核心器件ADC為Maxwell公司的9240LP，其管芯為ADI公司的工業(yè)級14bit ADC AD9240，Maxwell對其進(jìn)行了抗輻照加固設(shè)計(jì)[16]。

歐空局主導(dǎo)原定2020年發(fā)射的Euclid空間望遠(yuǎn)鏡中采用的模擬前端ASIC為美國的SIDECAR。正是看到了采用SIDECAR實(shí)現(xiàn)探測器驅(qū)動(dòng)和處理的優(yōu)點(diǎn)，歐空局在對歐洲科學(xué)探測項(xiàng)目進(jìn)行技術(shù)規(guī)劃時(shí)，指出需要自主研發(fā)一款像H2RG+SIDECAR一樣的可深低溫工作的全探測系統(tǒng)，取代歐洲航天項(xiàng)目中所用Teledyne公司的面陣探測器系列HxRG和模擬前端ASIC SIDECAR。因此歐空局在支持法國SOFRADIR、CEA-LETI、英國SELEX ES等公司開發(fā)大面陣紅外探測器的同時(shí)，也開始支持挪威IDEAS、比利時(shí)Caeleste 等公司同步開展單片式模擬前端ASIC的研制[17]。歐洲目前在研的模擬前端ASIC主要有NIRCA（Near-infrared Readout and Controller ASIC）、aLFA-C（Large Format Array Controller）和FAIR（Front-end ASIC for Infrared Detector）。

2.1 NIRCA

NIRCA為歐空局和挪威航空中心支持IDEAS公司研制的單片式模擬前端ASIC，該ASIC可用于MCT、微測輻射熱計(jì)、QWIP、InGaAs、InSb等多種探測器的驅(qū)動(dòng)和處理。

（1）組成結(jié)構(gòu)

NIRCA除了像SIDECAR和ACADIA一樣，集成了超低噪聲偏置驅(qū)動(dòng)、時(shí)序驅(qū)動(dòng)以及多通道模擬前端、微控制器外，同時(shí)還集成了8路低壓差調(diào)整電路（Low Dropout Regulator，LDO），為紅外探測器和片內(nèi)ADC、微控制器等提供大電流的供電電源，其組成結(jié)構(gòu)如圖4所示[18]。

圖4 NIRCA的組成結(jié)構(gòu)

（2）關(guān)鍵電路設(shè)計(jì)

NIRCA的模擬調(diào)理部分有4個(gè)處理通道，每通道包括兩個(gè)模擬輸入MUX、兩個(gè)模擬輸入4︰1MUX，一個(gè)PGA和一個(gè)12bit逐次逼近型ADC[19]，如圖5所示。

圖5 NIRCA模擬調(diào)理結(jié)構(gòu)

NIRCA每通道的差分模擬信號(hào)輸入后，通過模擬輸入MUX，可以對輸入的差分模擬信號(hào)的極性進(jìn)行反轉(zhuǎn)[19]，該功能對于接收CTIA型紅外探測器的模擬輸出非常有意義。通常情況下，CTIA型紅外探測器積分斜率為負(fù)值(即在零光通量輸入時(shí)，輸出模擬信號(hào)電壓值高；在最大光通量輸入時(shí)，輸出模擬信號(hào)電壓值低)，通過極性反轉(zhuǎn)功能可直接實(shí)現(xiàn)探測器輸出模擬信號(hào)的極性調(diào)理，簡化電路設(shè)計(jì)。兩個(gè)4︰1 MUX可實(shí)現(xiàn)PGA的全差分輸入、單端輸入或模擬通道處理鏈路失調(diào)校正的輸入模式切換。

NIRCA的PGA與SIDECAR的設(shè)計(jì)方法相同，采用了低噪聲、低功耗的電容反饋型放大電路，由跨導(dǎo)運(yùn)放（Operational Transconductance Amplifier，OTA）、共模反饋電路（Common Mode Feed Back circuit，CMFB）、偏置電路、開關(guān)和電容網(wǎng)絡(luò)組成。PGA工作時(shí)，首先S1開關(guān)閉合，輸入電容1對差分輸入信號(hào)進(jìn)行采樣，OTA的輸入和輸出反饋被短路，即反饋電容2被復(fù)位；然后S1打開，1上的采樣電荷對2充電，2和1的容值比決定放大電路的增益，通過改變反饋電容的容值，調(diào)整PGA的放大倍數(shù)。

NIRCA的12bit ADC采用逐次逼近型ADC（7bit電容DAC，5bit電阻DAC），包括差分DAC、比較器、SAR和電壓參考基準(zhǔn)。7bit電容DAC對輸入的差分信號(hào)進(jìn)行采樣，并通過SAR利用二分試探法進(jìn)行諸位比較，確定量化的高7位，5bit電阻DAC確定量化的低5位。逐次逼近型ADC需要諸位利用二分試探法進(jìn)行比較，12bit需要12個(gè)工作時(shí)鐘才能完成一次模數(shù)轉(zhuǎn)換，因此轉(zhuǎn)換速率較慢，采樣頻率較低，NIRCA的最高ADC采樣頻率為3MHz。

2.2 aLFA-C

aLFA-C由比利時(shí)Caeleste 公司研制，是歐空局在科學(xué)探測任務(wù)規(guī)劃中部署的另一款單片式模擬前端ASIC，歐空局?jǐn)M將其用于Cosmic Vision項(xiàng)目中[20]。

（1）組成結(jié)構(gòu)

aLFA-C模擬前端處理部分包括4路LDO；4個(gè)模擬調(diào)理通道；4路監(jiān)控電路(可以監(jiān)測模擬輸入、溫度、芯片狀態(tài))；16路偏置電壓產(chǎn)生電路（每路偏置電壓產(chǎn)生電路由10bit DAC+分壓電阻+低噪聲軌對軌輸出緩沖放大器）。模擬部分組成如圖6所示[21]。

圖6 aLFA-C模擬部分組成框圖

（2）關(guān)鍵電路設(shè)計(jì)

aLFA-C內(nèi)有4路模擬調(diào)理通道，每路模擬調(diào)理通道包括 4︰1 MUX、CDS、PGA（增益有1、2、4、8、16五檔）、16bit全差分ADC，如圖7所示。其中CDS電路可以旁路，PGA將模擬輸入信號(hào)與DAC產(chǎn)生的失調(diào)校正電壓進(jìn)行相減，相減后的信號(hào)進(jìn)行放大，以使模擬信號(hào)使用ADC范圍，同時(shí)可以消除通道間失調(diào)不一致，還可將單端模擬信號(hào)轉(zhuǎn)換為差分模擬信號(hào)。

圖7 aLFA-C模擬調(diào)理圖

aLFA-C通過4︰1 MUX將4路模擬信號(hào)分時(shí)進(jìn)行模擬調(diào)理，一個(gè)模擬調(diào)理通道可以處理4路模擬信號(hào)，整片可以處理16路模擬信號(hào)。

aLFA-C 16bit ADC與NIRCA ADC的拓?fù)浣Y(jié)構(gòu)相同，也采用逐次逼近的方法實(shí)現(xiàn)，16bit分辨率分別通過11bit電容陣列DAC和5bit電阻網(wǎng)絡(luò)DAC實(shí)現(xiàn)。aLFA-C的ADC還設(shè)計(jì)了校正電路，包括校正電容和5bit校正DAC，對幾百開工作溫度范圍內(nèi)電容陣列中的電容誤差進(jìn)行補(bǔ)償校正，提高量化精度。

2.3 FAIR

考慮到高分辨率對地觀測或空間望遠(yuǎn)鏡中大面陣或長線列探測器的應(yīng)用，荷蘭空間研究院繼承TROPOMI模擬前端處理電路設(shè)計(jì)經(jīng)驗(yàn)，于2012年啟動(dòng)模擬前端ASIC研制項(xiàng)目，芯片命名為FAIR[22]，該ASIC預(yù)計(jì)將用于歐空局的EChO（Exoplanet Characterization Observatory）項(xiàng)目中[23-24]。

（1）組成結(jié)構(gòu)

考慮到功耗問題，F(xiàn)AIR不同于NIRCA和aLFA-C，僅將模擬前端處理電路的模擬調(diào)理部分、ADC和偏置驅(qū)動(dòng)部分進(jìn)行集成，未集成數(shù)字控制部分和LDO。圖8為FAIR的組成結(jié)構(gòu)示意[24]。

圖8 FAIR的組成結(jié)構(gòu)

（2）關(guān)鍵電路設(shè)計(jì)

FAIR的模擬調(diào)理部分包括4路信號(hào)調(diào)理鏈路，每個(gè)調(diào)理鏈路包括模擬鏈路失調(diào)校正電路、PGA、16bit ADC；其中模擬鏈路失調(diào)校正電路的失調(diào)校正電壓通過DAC產(chǎn)生，失調(diào)校正電壓的調(diào)整精度為24bit，調(diào)整范圍為0.5~3V；PGA的增益為1倍、2倍、4倍、8倍可選。FAIR單路模擬調(diào)理部分組成示意如圖9所示。

圖9 FAIR模擬調(diào)理部分組成示意

1）擴(kuò)展范圍的增量∑△ADC。增量∑△ADC是所有ADC拓?fù)浣Y(jié)構(gòu)中轉(zhuǎn)換精度最高、失真和噪聲最低的ADC拓?fù)浣Y(jié)構(gòu)，它的缺點(diǎn)是轉(zhuǎn)換時(shí)間長，一次采樣轉(zhuǎn)換需要幾百個(gè)時(shí)鐘周期，因此轉(zhuǎn)換速率非常低，通常在幾千赫茲~幾十千赫茲。在FAIR項(xiàng)目中，為了提高ADC分辨率，同時(shí)兼顧轉(zhuǎn)換速率，F(xiàn)AIR中的16bit ADC采用增量累加ADC和逐次逼近ADC相結(jié)合的量化方法，在轉(zhuǎn)換速率為1MHz時(shí)，有效量化位數(shù)達(dá)到15bit，這種ADC被稱為擴(kuò)展范圍的增量∑△ADC[24]。

另外，F(xiàn)AIR中還提出一種新的前端處理方法[24]，將模擬鏈路失調(diào)校正、可編程增益放大和增量積分采用一個(gè)放大器實(shí)現(xiàn)，與傳統(tǒng)增量∑△ADC用兩個(gè)運(yùn)放來實(shí)現(xiàn)可編程增益放大和偏置校正的前端處理方案相比具有低噪聲、低功耗、高線性度的優(yōu)點(diǎn)。FAIR中帶有增益和失調(diào)校正的增量積分電路如圖10所示，其工作原理為：首先可調(diào)電容int(a)=int(b)，當(dāng)φ1閉合，φ2打開時(shí)，采樣電容s對in減去offset得到的信號(hào)電壓采樣；當(dāng)φ2閉合，φ1打開時(shí)，s采到的電壓值在int(a)上積分，每個(gè)像元周期，積分電路輸出的殘差和固定的參考+ref比較，超出的電荷量從int(a)上減掉，減操作通過int(b)充電到+ref實(shí)現(xiàn)。經(jīng)過16個(gè)積分循環(huán)，ADC的高4bit產(chǎn)生，低12bit由逐次逼近型ADC對輸出殘差量化得到。PGA的增益由s和int(a)的比值決定。

圖10 FAIR增量∑△ADC可編輯增益放大和Offset校正電路

2）偏置驅(qū)動(dòng)。FAIR偏置驅(qū)動(dòng)部分可產(chǎn)生2路偏置電壓，其偏壓調(diào)整精度為24bit，遠(yuǎn)高于NIRCA和aLFA-C的調(diào)整精度。每路偏置驅(qū)動(dòng)電路由24bit DAC、運(yùn)放和PMOS管構(gòu)成，其產(chǎn)生原理與SIDECAR相同，通過24bit DAC產(chǎn)生所需設(shè)置的偏置電壓，通過運(yùn)放和PMOS管構(gòu)成負(fù)反饋，產(chǎn)生滿足驅(qū)動(dòng)要求的偏置電壓。

3 特點(diǎn)分析

美國、歐洲單片式模擬前端處理ASIC的關(guān)鍵技術(shù)指標(biāo)如表3所示。

通過對美國、歐洲單片式模擬前端處理ASIC的關(guān)鍵技術(shù)指標(biāo)和關(guān)鍵電路設(shè)計(jì)調(diào)研，可以看出單片式模擬前端ASIC設(shè)計(jì)具有以下特點(diǎn)：

1）低噪聲設(shè)計(jì)。單片式模擬前端ASIC的低噪聲設(shè)計(jì)主要體現(xiàn)在PGA、ADC和偏置電壓產(chǎn)生等部分，具體為：PGA均采用低噪聲、低功耗的電容反饋結(jié)構(gòu)，周期性復(fù)位消除電容漏電流，復(fù)位引入的kTC復(fù)位噪聲通過CDS的方法進(jìn)行抑制使PGA的等效輸入噪聲僅為幾個(gè)微伏；在采樣速率滿足要求的情況下，ADC選用增量∑△ADC、逐次逼近ADC等高分辨率ADC結(jié)構(gòu)；偏置電壓產(chǎn)生電路均采用帶隙基準(zhǔn)+高精度DAC +低噪聲運(yùn)放+低通濾波的方法，將偏置電壓噪聲降為幾個(gè)微伏，實(shí)現(xiàn)超低噪聲設(shè)計(jì)。

表3 關(guān)鍵技術(shù)指標(biāo)對比表

Tab.3 Specifications of analog front end ASICs

2）低功耗設(shè)計(jì)。低溫真空杜瓦通過制冷機(jī)制冷才能達(dá)到探測器所需的工作溫度，單片式模擬前端ASIC放置在低溫真空杜瓦中，必須進(jìn)行低功耗設(shè)計(jì)（如：SIDECAR和ACADIA的單通道模擬調(diào)理和模數(shù)轉(zhuǎn)換僅為幾mW），以降低制冷機(jī)的功耗和設(shè)計(jì)難度。低功耗設(shè)計(jì)方法具體為：①芯片各部分電路采用低功耗拓?fù)浣Y(jié)構(gòu)進(jìn)行設(shè)計(jì)，如PGA選用低功耗的電容反饋結(jié)構(gòu)而不選用高功耗的電阻反饋結(jié)構(gòu)；ADC多選用低功耗的擴(kuò)展范圍增量∑△ADC、逐次逼近ADC而未選用高功耗的Flash ADC結(jié)構(gòu)。②芯片本身具有待機(jī)省功耗模式，芯片內(nèi)部多個(gè)處理通道可獨(dú)立設(shè)置工作模式，對不用的通道可設(shè)置為省功耗模式。③芯片內(nèi)部的偏置電壓和參考均設(shè)計(jì)為可調(diào)，通過調(diào)整參考和偏置改變電路的工作點(diǎn)，在低功耗的情況下使芯片性能達(dá)到最優(yōu)。

3）深低溫工作。美國、歐洲研制的單片式模擬前端ASIC均具有深低溫工作能力，這主要是為了可以將單片式ASIC放置在低溫真空杜瓦中，與探測器讀出電路直接互聯(lián)，減少模擬信號(hào)傳輸距離，提高信號(hào)傳輸品質(zhì)，降低傳輸干擾和系統(tǒng)噪聲。目前芯片設(shè)計(jì)的仿真模型均為室溫或軍溫范圍模型，無準(zhǔn)確的深低溫器件模型，因此根據(jù)ACADIA、aLFA-C 和FAIR的深低溫設(shè)計(jì)方法[21,24]，總結(jié)模擬前端ASIC深低溫設(shè)計(jì)需要關(guān)注的設(shè)計(jì)要點(diǎn)如下，為我國開展深低溫模擬前端ASIC設(shè)計(jì)提供參考。

①模擬部分，在器件室溫模型的基礎(chǔ)上，根據(jù)類似電路的深低溫特征（如：在深低溫條件下，MOSFET的閾值電壓增加，載流子遷移率增加；晶體管跨導(dǎo)m增加）進(jìn)行降額設(shè)計(jì)，預(yù)留出足夠的設(shè)計(jì)余量。

②無源器件選擇耐低溫低摻雜電阻。

③數(shù)字部分，隨著溫度降低，信號(hào)的建立上升或下降時(shí)間變快，設(shè)計(jì)時(shí)需對信號(hào)的建立和保持時(shí)間進(jìn)行降額設(shè)計(jì)。

④在芯片設(shè)計(jì)時(shí)，設(shè)置多個(gè)參數(shù)可調(diào)（如：ACADIA ADC內(nèi)部的參考電壓和偏置電壓均設(shè)計(jì)為可 調(diào)，通過調(diào)整參考電壓和偏置電壓改變ADC的工作點(diǎn)），以適應(yīng)幾百開（幾十開到三百開）的工作溫度范圍。

4 結(jié)束語

隨著紅外遙感器分辨率逐漸提高，探測器像元數(shù)和輸出通道數(shù)在成倍地增加，采用單片式深低溫模擬前端ASIC實(shí)現(xiàn)紅外探測器的模擬前端處理是未來發(fā)展趨勢。我國紅外遙感器模擬前端處理電路目前仍以標(biāo)準(zhǔn)集成電路通過PCB來互聯(lián)設(shè)計(jì)的傳統(tǒng)方法為主，與國外深低溫單片式模擬前端ASIC還有差距。結(jié)合國內(nèi)微電子設(shè)計(jì)水平和工藝現(xiàn)狀，給出分步式發(fā)展建議：1）盡快開展電子器件的深低溫特性研究。對模擬前端處理電路所用的工業(yè)級（–45℃~85℃）或軍級（–55℃~125℃）標(biāo)準(zhǔn)集成電路進(jìn)行深低溫試驗(yàn)，對室溫條件和深低溫條件下器件的關(guān)鍵技術(shù)指標(biāo)進(jìn)行對比（如：運(yùn)放的噪聲、帶寬、壓擺率、失調(diào)電壓等指標(biāo)），總結(jié)器件在深低溫條件下的指標(biāo)變化規(guī)律，為后續(xù)進(jìn)行單片式深低溫ASIC設(shè)計(jì)提供參考；2）軍溫模塊級ASIC研究設(shè)計(jì)?？紤]到功耗問題、模數(shù)混合電路設(shè)計(jì)復(fù)雜度以及器件深低溫特性的不確定性，首先僅對多通道模擬調(diào)理、多通道ADC和偏置驅(qū)動(dòng)部分進(jìn)行集成，對其低噪聲和低功耗設(shè)計(jì)進(jìn)行技術(shù)攻關(guān)，實(shí)現(xiàn)模擬前端處理技術(shù)關(guān)鍵電路部分軍溫ASIC的設(shè)計(jì)；3）在以上兩項(xiàng)研究完成的基礎(chǔ)上，根據(jù)深低溫試驗(yàn)結(jié)果和軍溫模塊級ASIC設(shè)計(jì)研究結(jié)果，進(jìn)行高集成度單片式深低溫模擬前端ASIC的設(shè)計(jì)。

[1] 范文龍. 采用焦平面探測器的長波紅外推掃成像信息獲取與處理技術(shù)[D]. 上海: 復(fù)旦大學(xué), 2014. FAN Wenlong. Image Acquisition and Processing of Long-wave Push Broom Infrared Detector[D].Shanghai: Fudan University, 2014. (in Chinese).

[2] 劉兆軍, 周峰, 李瑜. 航天光學(xué)遙感器對紅外探測器的需求分析[J]. 紅外與激光工程, 2008, 37(1): 25-29. LIU Zhaojun, ZHOU Feng, LI Yu. Demands Analysis of IR Detectors for Space Remote Sensor[J]. Infrared and Laser Engineering, 2008, 37(1): 25-29. (in Chinese).

[3] 王華, 魏志勇, 張文昱, 等. 480×6紅外探測器信號(hào)處理電路設(shè)計(jì)[J]. 紅外技術(shù), 2009, 31(9): 504-512. WANG Hua, WEI Zhiyong, ZHANG Wenyu, et al. Design of 480×6 Infrared Focal Plane Array Signal Processing Circuit[J]. Infrared Technology, 2009, 31(9): 504-512.(in Chinese).

[4] 張文昱, 李濤. 空間相機(jī)上第二代紅外探測器驅(qū)動(dòng)電壓供電電路設(shè)計(jì)[J]. 航天返回與遙感, 2011, 32(3): 51-56. ZHANG Wenyu, LI Tao. Bias Voltage Supply Circuit Design for the Second Generation Infrared Detector on Space Camera[J]. Spacecraft Recovery & Remote Sensing, 2011, 32(3): 51-56. (in Chinese).

[5] KOZLOWSKI L J, LOOSE M, JOSHI A M, et al. Low Power System-on-chip FPAs[J]. SPIE, 2002, 4820: 525-534.

[6] LOOSE M, LEWYN L, DURMUS H, et al. SIDECAR Low-power Control ASIC for Focal Plane Arrays Including A/D Conversion and Bias Generation[J]. SPIE, 2003, 4841: 782-794.

[7] BELETIC J, BLANK R, GULBRANSEN D, et al. Teledyne Imaging Sensors: Infrared Imaging Technologies for Astronomy & Civil Space[J]. SPIE, 2008, 7021: 70210H-1-70210H-14.

[8] REUTER D C, RICHARDSON C M, PELLERANO F A, et al. The Thermal Infrared Sensor (TIRS) on Landsat 8: Design Overview and Pre-Launch Characterization[J]. Remote Sensing, 2015(7): 1135-1153.

[9] BAI Y B , CHO H, JHABVALA M. Manufacturability and Performance of 2.3-μm HgCdTe H2RG Sensor Chip Assemblies for Euclid[J]. SPIE, 2018, 10709: 1070915-1-1070915-16.

[10] Teledyne Technologies. SIDECAR? ASIC Development Kit & Focal Plane Electronics [EB/OL]. (2017-01) [2019-10-27]. http:// www.Teledyne-si.com.

[11] DORN R J, ESCHBAUMER S, HALL D N B, et al. Evaluation of the Teledyne SIDECAR ASIC at Cryogenic Temperature Using a Visible Hybrid H2RG Focal Plane Array in 32 Channel Readout Mode[J]. SPIE, 2008, 7021: 70210Q-1-70210Q-12.

[12] LOOSE M, BELETIC J, GARNETT J D, et al, High-performance Focal Plane Arrays Based on the HAWAII-2RG/4RG and the SIDECAR ASIC[J]. SPIE, 2007, 6690: 66900C-1-66900C-14.

[13] SMITH B, LOOSE M, ALKIRE G, et al. Detector Control and Data Acquisition for the Wide Field Infrared Survey Telescope (WFIRST) with a Custom ASIC[J]. SPIE, 2016, 9915: 99152V-1-99152V-18.

[14] SMITH B, LOOSE M, ALKIRE G, et al. The ACADIA ASIC-detector Control and Digitization for the Wide Field Infrared Survey Telescope (WFIRST) [J]. SPIE, 2018, 10709: 107090T-1-107090T-18.

[15] COPPO P, MASTRANDREA C, STAGI M, et al. The Sea and Land Surface Temperature Radiometer (SLSTR) Detection Assembly Design and Performance[J]. SPIE, 2013, 8889: 888914-1-888914-24.

[16] VOORS R, VRIES J, VALK N C J, et al. The TROPOMI Instrument: First H/W Results[J]. SPIE, 2013, 8889: 88890Q-1-88890Q-8.

[17] DUVET L, BAVDAZ M, CROUZET P E, et al. European Space Agency Detector Development for Space Science: Present and Future Activities[J]. SPIE, 2014, 9154: 915403-1-915403-25.

[18] PAHLSSON P, STEENARI D, ?YA P, et al. NIRCA ASIC for the Readout of Focal Plane Arrays[J]. SPIE, 2016, 9189: 91192C-1-91192C-18

[19] MEIERA D, BERGE H K O, HASANNEGOVIC A, et al. Development of an ASIC for the Readout and Control of Near-infrared Large Array Detectors[J]. SPIE, 2014, 9154: 915421-1-9154 915421-9.

[20] LEMMEL F, HAAR J, BIEZEN J, et al. Large Format Array Controller(aLFA-C): Tests and Characterization at ESA[J]. SPIE, 2016, 9915: 99151N-1-99151N-15.

[21] GAO P, DUPONT B, DIERICKX B, et al. Cryogenic and Radiation Hard ASIC Design for Large Format NIR/SWIR Detector[J]. SPIE, 2014, 9241: 92410Z-1-92410Z-8.

[22] SRON. ASIC Development-FAIR[EB/OL]. (2019)[2019-10-27]. http://www.sron.nl.

[23] FOCARDI M, GIORGIO A M D, FARINA M, et al. EChO Payload Electronics Architecture and SW Design[J]. Experimental Astronomy, 2016(2/3): 813-839.

[24] SCHRADER J H R, GARAKOUI K, SCHINKEL D. FAIR, a Front-end ASIC for Infrared Detector Readout [EB/OL]. (2015) [2019-10-27]. http:// www.indico.cern.ch.

Research on the Analog Front End Processing Technology of Foreign Space Infrared Remote Sensors

WANG Hua1LI Qiang1BO Shu1YAN Jingchun1CAI Shuai1FU Shuai1ZHAO Yuang2HE Qiangmin1

（1 Beijing institute of space Mechanics & Electricity, Beijing 100094, China）（2 Inner Monggolia Electric Power Science & Research Institute, Hohhot 010020, China）

In this paper, the analog front end processing technology of the foreign space infrared remote sensors are researched. First, the block diagram, specification and key circuit design of infrared analog front end processing ASICs in America and Europe are introduced. Then, technical characteristics of low noise, low power consumption and cryogenic operation of foreign infrared analog front end processing ASICs are analyzed. Proposals for developing the analog front end processing technology of space infrared remote sensing in China are given. The research can provide reference for the analog front end processing technology of space infrared remote sensor in China.

infrared remote sensing; analog front end; low noise; space camera

O435; TH74

A

1009-8518(2020)05-0083-12

10.3969/j.issn.1009-8518.2020.05.010

2020-06-20

國家重大科技專項(xiàng)工程

王華, 李強(qiáng), 薄姝, 等. 國外空間紅外遙感器模擬前端處理技術(shù)發(fā)展研究[J]. 航天返回與遙感, 2020, 41(5): 83-94.

WANG Hua, LI Qiang, BO Shu, et al. Research on the Analog Front End Processing Technology of Foreign Space Infrared Remote Sensors[J]. Spacecraft Recovery & Remote Sensing, 2020, 41(5): 83-94. (in Chinese)

王華，女，1980年生，2007年獲中科院西安光學(xué)精密機(jī)械研究所光學(xué)工程專業(yè)博士學(xué)位，研究員，研究方向?yàn)榭臻g遙感相機(jī)信號(hào)處理技術(shù)。E-mail：huawang8010@126.com。

（編輯：王麗霞）