黃麗軍 福建廣播電視大學(xué)

USB 技術(shù)誕生之前，計(jì)算機(jī)外圍設(shè)備的數(shù)據(jù)傳輸給主機(jī)主要是通過串行接口、并行接口等來實(shí)現(xiàn)，很多外設(shè)需要先關(guān)機(jī)連接到計(jì)算機(jī)，并需安裝復(fù)雜的驅(qū)動(dòng)程序，給用戶帶來極大的不便。因而通用串行總線USB 接口技術(shù)的到來，使得計(jì)算機(jī)的各種外圍接口統(tǒng)一起來，可熱插拔以及任意設(shè)備和 PC 間通訊的方便，給計(jì)算機(jī)及各種智能電子設(shè)備之間的高速數(shù)據(jù)傳輸提供前所未有的快速發(fā)展。

然而現(xiàn)在我們面臨的是一個(gè)大數(shù)據(jù)的時(shí)代，USB2.0 的480Mbps 的傳輸速度已經(jīng)不能滿足高速數(shù)據(jù)傳輸?shù)男枨罅恕SB3.0的傳輸速率達(dá)到了 5Gbps，能有效解決 USB2.0 在傳輸帶寬上不足的缺陷；采用的全雙工通信技術(shù)可以解決雙向同時(shí)高速數(shù)據(jù)傳輸?shù)膯栴}。因此基于USB3.0 的高速數(shù)據(jù)傳輸系統(tǒng)將 USB 的易用性和對(duì)傳輸高速率要求很好地結(jié)合在一起，研究一個(gè)這樣的系統(tǒng)具有重要的現(xiàn)實(shí)意義。

一、系統(tǒng)設(shè)計(jì)方案的提出

系統(tǒng)采取模塊化分區(qū)域處理的方法，各區(qū)域間互為一體又互不干涉，各司其職，相互合作。系統(tǒng)分為電源區(qū)域、FPGA 控制區(qū)域、第2 代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR2SDRAM 緩存區(qū)域和USB3.0 通信區(qū)域。

當(dāng)兩路數(shù)據(jù)信號(hào)從前端由平衡電壓數(shù)字接口處被收集以后，按照通信協(xié)議，通過一定形式的轉(zhuǎn)換再傳遞到可編輯邏輯器件控制區(qū)域，控制區(qū)對(duì)信號(hào)進(jìn)行數(shù)據(jù)分析再重新進(jìn)行程序編譯，編譯完成后的程序緩存到相應(yīng)的RAM 緩存區(qū)。一旦接收到需要讀寫程序的信號(hào)，存儲(chǔ)器緩存區(qū)的數(shù)據(jù)將高速輸出，再經(jīng)由USB 通信區(qū)域的傳輸，將信息轉(zhuǎn)化為差分信號(hào)，最終到達(dá)客戶端。

二、硬件設(shè)計(jì)

1.通信接口處的獨(dú)特設(shè)計(jì)

在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中，USB 通信區(qū)域的接口處位于PC 端和可編程邏輯區(qū)域的中間位置。最新的USB3.0 控制芯片的兼容性保持穩(wěn)定的同時(shí)，極大地提高了帶寬，能夠更快的識(shí)別器件，功能要比之前的更加強(qiáng)大，數(shù)據(jù)處理能力更加靈活和高效，可普遍性適用的接口GPI-FII 能夠與可編程邏輯控制區(qū)域?qū)?，保證數(shù)據(jù)信號(hào)精準(zhǔn)傳遞。值得一提的是，接口處還有專門設(shè)計(jì)的防止破壞的ESD 防護(hù)零件，保證器件免受外界人為損傷。

2.接口處的傳輸方式

常規(guī)形態(tài)下，通過固件程序的正常寫入和加載后才可以使芯片工作。系統(tǒng)的引腳配置，即程序的引導(dǎo)模式有兩種：I2C 型和USB 型,I2C型為首選模式，若引導(dǎo)失敗，則采用USB 接口型。引導(dǎo)過程的順利開展離不開穩(wěn)定和高容量的電路支撐，本系統(tǒng)采用容量為128KB 的帶電可擦可編程只讀存儲(chǔ)器為裝載，目的是對(duì)首選模式一單獨(dú)區(qū)域的VIO5 的SD 和SCI 引腳自動(dòng)進(jìn)行電阻限流，同時(shí)將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平，從而保證程序的正常引導(dǎo)與傳輸。當(dāng)USB接口通上電流以后，儲(chǔ)存在裝載器件里的程序則會(huì)自動(dòng)存儲(chǔ)到電可擦可寫只讀存儲(chǔ)器芯片內(nèi)，至此就完成了在USB 這一環(huán)節(jié)的傳輸過程。

3.第2 代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DDR2SDRAM的電壓設(shè)計(jì)

在第二代隨機(jī)存取存儲(chǔ)器中，將芯片內(nèi)部的輸出信號(hào)經(jīng)過封裝管腳輸出到PCB 板上的其他電路的緩沖器是兩種不同極性晶體管連接輸出電路，而反過來輸入吸收器是對(duì)系統(tǒng)中不同位置的電流互感器提供的信息進(jìn)行比較。此產(chǎn)品選取了National Semi Conductor 公司的穩(wěn)定電壓的裝備器件，可以滿足正常工作時(shí)所需的1.5A 不間斷電流，電流通過時(shí)的瞬間電流可達(dá)3A。DDR 的設(shè)計(jì)中，根據(jù)拓?fù)浣Y(jié)構(gòu)的不同，有的設(shè)計(jì)使用不到VTT，如控制器帶的DDR 器件比較少的情況下。如果使用VTT，則VTT 的電流要求比較大需銅皮走線，且要求電源即可以吸電流，又可灌電流，在每個(gè) VTT 電阻上并聯(lián)一個(gè)10nF～100nF 的電容。一般情況下可以使用專門為DDR 設(shè)計(jì)的產(chǎn)生VTT 的電源芯片來滿足要求。

三、USB3.0 的固件配置

除了硬件程序，固件程序也是系統(tǒng)中不可或缺的。CYUSB3014是USB 業(yè)界的領(lǐng)頭羊Cypress 公司出品的USB3.0 控制器，該控制器的固件程序分為啟動(dòng)程序的代碼、USB 接口、第二代隨機(jī)存取存儲(chǔ)器的電壓電路接口、程序轉(zhuǎn)換芯片接口初始化和其他程序。固件程序的意義在于能夠?qū)C 端的程序進(jìn)行轉(zhuǎn)換和處理并能夠高速有效的傳遞至負(fù)責(zé)存儲(chǔ)區(qū)域的芯片F(xiàn)PGA。

固件程序的大致步驟為：通上電源以后，一個(gè)可進(jìn)行完全配置的并行通用可編程接口GPIF II,連接微控制器及其外圍設(shè)備的兩線式串行總線開始編譯程序，再進(jìn)入固件開始執(zhí)行程序，將主函數(shù)中的中央處理器的時(shí)鐘頻率設(shè)為200MHz,直接存儲(chǔ)器訪問和內(nèi)存映射I/O 的主頻率為CPU 的一半，看門狗定時(shí)器的頻率設(shè)32KHz，通用可編程接口接32 根數(shù)據(jù)線。

在整個(gè)硬件系統(tǒng)中，F(xiàn)PGA 與CYUSB3014 之間的數(shù)據(jù)傳輸速度是決定整個(gè)系統(tǒng)性能的關(guān)鍵。Cypress 在GPIF 的基礎(chǔ)上設(shè)計(jì)了可編程的GPIF-II 接口，該接口可工作于主控或從屬方式，支持32 位數(shù)據(jù)總線，接口頻率可高達(dá)100MHz,有異步和同步兩種時(shí)序。在本系統(tǒng)中，為了達(dá)到更高的數(shù)據(jù)傳送效率，根據(jù)GPIF-II 接口時(shí)序，編寫了相應(yīng)的FPGA 程序，實(shí)現(xiàn)了在FPGA 和CYUSB3014 之間的高速數(shù)據(jù)傳輸。試驗(yàn)結(jié)果表明，F(xiàn)PGA 和CYUSB3014 之間的數(shù)據(jù)傳輸速度最高達(dá)到了200Mbytes/s,完全滿足本系統(tǒng)的要求。基本的步驟完成后，利用先進(jìn)先出的數(shù)據(jù)緩存器使通用可編程接口與USB 接口相配對(duì)，裝載GPIF-II 接口程序后確定好狀態(tài)后啟動(dòng)裝備。

四、FPGA 控制區(qū)域的設(shè)計(jì)理念

在Altera 公司研發(fā)的平臺(tái)上，USB3.0 的數(shù)據(jù)高速緩存器區(qū)域、存儲(chǔ)區(qū)域以及控制區(qū)域按照一定的順序?qū)?shù)據(jù)傳輸。對(duì)于FPGA 的不同功能塊，相互之間并行執(zhí)行的，互不干擾；但現(xiàn)實(shí)中，實(shí)現(xiàn)一個(gè)較小的完整的功能板塊，必然是順序操作的。FPGA 主要包括三種設(shè)計(jì)方式：面向狀態(tài)的設(shè)計(jì)、面向活動(dòng)的設(shè)計(jì)和面向結(jié)構(gòu)的設(shè)計(jì)。

1.高速緩存區(qū)域

在這個(gè)區(qū)域中，設(shè)計(jì)是以狀態(tài)機(jī)為代表的設(shè)計(jì)方式，即通過控制信號(hào)和時(shí)序信號(hào)觸發(fā)狀態(tài)機(jī)進(jìn)行時(shí)序的遷移。利用網(wǎng)絡(luò)地址建立兩個(gè)緩存區(qū)域，板塊一負(fù)責(zé)數(shù)據(jù)的接收和程序的編譯，板塊二則將編譯好的數(shù)據(jù)返回給上一層，并將存儲(chǔ)位置轉(zhuǎn)換為32bit。板塊一在系統(tǒng)中所占的存儲(chǔ)量為2000bit,第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器將載入系統(tǒng)的可讀數(shù)據(jù)進(jìn)行處理編譯，為應(yīng)對(duì)突發(fā)情況，系統(tǒng)自動(dòng)將大于64bit 的數(shù)據(jù)編譯。板塊二在系統(tǒng)中所占的存儲(chǔ)量為1000bit,燒錄入時(shí)為64bit,出時(shí)占據(jù)的空間為入時(shí)的一半。

2.隨機(jī)存取存儲(chǔ)區(qū)域

DDR2 采用JEDEC 開發(fā)的新一代的內(nèi)存技術(shù)標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)定義了DDR2 封裝、尋址及操作、電氣等所有特性。數(shù)據(jù)存儲(chǔ)區(qū)域主要按照一定的順序進(jìn)行存儲(chǔ)，即先進(jìn)先出板塊一優(yōu)先于隨機(jī)存儲(chǔ)區(qū)域，隨機(jī)存儲(chǔ)區(qū)域又優(yōu)先于先進(jìn)先出板塊二。DDR2 采用電容存儲(chǔ)數(shù)據(jù)信息，電容的漏電造成數(shù)據(jù)丟失，必須要定時(shí)刷新才不會(huì)丟失。為了保存內(nèi)部數(shù)據(jù)，DDR2 每隔一定的時(shí)間就要對(duì)每一行進(jìn)行刷新，根據(jù)DDR2的JEDEC 標(biāo)準(zhǔn)，最多每隔7.8us 就要刷新一次，用來保持DDR2 內(nèi)部數(shù)據(jù)的正確性。DDR2 有兩種刷新模式：自刷新(self-refresh)和自動(dòng)刷新(auto-refresh)。自刷新通常工作于所有bank 都處于空閑的狀態(tài)，功耗低，但是進(jìn)入自刷新模式和退出自刷新模式都要經(jīng)過復(fù)雜的時(shí)序步驟來完成，控制復(fù)雜。自動(dòng)刷新模式由定時(shí)器產(chǎn)生刷新命令，易于控制，因此一般選擇自動(dòng)刷新模式。

3.USB 控制區(qū)域

控制傳輸是一種特殊的傳輸方式，且傳輸過程相對(duì)以上三種而言更復(fù)雜一些，當(dāng)USB 設(shè)備初次連接主機(jī)時(shí)，用控制傳輸傳送控制命令等對(duì)設(shè)備進(jìn)行配置。同時(shí)設(shè)備接入主機(jī)時(shí)，需要通過控制傳輸去獲取USB 設(shè)備的描述符以及對(duì)設(shè)備進(jìn)行識(shí)別，在設(shè)備的枚舉過程中都是使用控制傳輸進(jìn)行數(shù)據(jù)交換系統(tǒng)裝載好固件配置以后，使可編程邏輯接口與芯片間建立輸送通道，將隨機(jī)存取存儲(chǔ)器中的數(shù)據(jù)由USB 端輸出到客戶端。所有的程序按照先進(jìn)后出的方式在系統(tǒng)中運(yùn)行和傳輸，備有兩個(gè)可編輯接口A0 和A1，當(dāng)兩個(gè)接口的比值為0 并且數(shù)據(jù)未緩存滿時(shí)，將數(shù)據(jù)燒錄到FX3 芯片里。

五、結(jié)束語

本文主要分析研究了以USB3.0 為高速數(shù)據(jù)接口，F(xiàn)PGA 為主控芯片和DDR2SDRAM 為儲(chǔ)存模板的高速數(shù)據(jù)傳輸系統(tǒng)，并通過實(shí)驗(yàn)進(jìn)行了驗(yàn)證。實(shí)驗(yàn)結(jié)果顯示，最新的USB3.0 控制芯片的兼容性保持穩(wěn)定的同時(shí)，極大地提高了帶寬，能夠更快的識(shí)別器件，功能要比之前的更加強(qiáng)大，數(shù)據(jù)處理能力更加靈活和高效，滿足了高速大容量數(shù)據(jù)傳輸?shù)男阅芤螅蓮V泛用于各大容量數(shù)據(jù)處理系統(tǒng)中；FPGA 作為本實(shí)驗(yàn)的數(shù)據(jù)傳輸?shù)目刂祁I(lǐng)域，以Altera 公司設(shè)計(jì)開發(fā)的QuartusII 作為實(shí)現(xiàn)功能的數(shù)字平臺(tái)，最終實(shí)現(xiàn)了USB3.0 高速傳輸電路的高速緩沖FIFO 模塊、DDR2 存儲(chǔ)控制模塊、USB 控制模塊的時(shí)序設(shè)計(jì)；DDR2 內(nèi)存每個(gè)時(shí)鐘能夠以4 倍外部總線的速度讀/寫數(shù)據(jù)，能夠以內(nèi)部控制總線4 倍的速度運(yùn)行，采用1.8V 電壓，相對(duì)于DDR 標(biāo)準(zhǔn)的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。本系統(tǒng)可以滿足數(shù)據(jù)傳輸所需的高速和穩(wěn)定的要求，并且具有廣泛性和實(shí)用性,在未來的電子產(chǎn)品競(jìng)爭(zhēng)中具有很大的競(jìng)爭(zhēng)潛力。