顧曉峰 彭宏偉 梁海蓮 董樹榮 劉湖云

摘? ?要：針對可控硅（SCR）結(jié)構(gòu)的靜電放電（ESD）防護(hù)器件觸發(fā)電壓高、電壓回滯幅度大以及開啟速度慢等問題，設(shè)計了一種RC觸發(fā)內(nèi)嵌PMOS DDSCR （DUT3）器件. 基于0.35 μm Bipolar-CMOS-DMOS工藝制備了傳統(tǒng)DDSCR （DUT1）、內(nèi)嵌PMOS DDSCR （DUT2）和DUT3三種器件，利用傳輸線脈沖系統(tǒng)測試了它們的ESD特性.實驗結(jié)果表明：與DUT1相比，DUT2觸發(fā)電壓從31.3 V下降至5.46 V，維持電壓從3.59 V上升至4.65 V，具有窄小的電壓回滯幅度.但是，由于DUT2內(nèi)嵌PMOS常處于開態(tài)，導(dǎo)致DUT2器件漏電流高達(dá)10-2 A量級，不適用于ESD防護(hù).通過在DUT2內(nèi)嵌的PMOS柵上引入RC觸發(fā)電路，提供固定柵壓，獲得的DUT3不僅進(jìn)一步減小了電壓回滯幅度，同時具有12.6 ns極短的器件開啟時間，與DUT1相比，DUT3開啟速度提高了約71.5%，漏電流穩(wěn)定在10-10 A量級.優(yōu)化的DUT3器件適用于高速小回滯窄ESD設(shè)計窗口低壓集成電路的ESD防護(hù).

關(guān)鍵詞：靜電放電;雙向可控硅;觸發(fā)電壓;開啟速度;漏電流

中圖分類號：TN342? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)志碼：A

Design of ESD Protection Device for High Speed

and Very Small Snapback DDSCR

GU Xiaofeng1，PENG Hongwei1，LIANG Hailian？覮，DONG Shurong2，LIU Huyun1

（1. Engineering Research Center of IoT Technology Applications （Ministry of Education），

Department of Electronic Engineering，Jiangnan University，Wuxi 214122，China;

2. Institute of Microelectronics and Optoelectronics，Zhejiang University，Hangzhou 310027，China）

Abstract：In order to solve the problems such as large trigger voltage， large voltage snapback margin and slow turn-on speed of Electrostatic Discharge（ESD） protection devices based on the Silicon Controlled Rectifier（SCR） structure， a dual-directional SCR（DDSCR） device embedded with PMOS and triggered by the RC circuit（DUT3） was designed. Three types of devices including the conventional DDSCR（DUT1），DDSCR embedded with PMOS （DUT2） and DUT3 were fabricated in a 0.35 μm Bipolar-CMOS-DMOS process. Their ESD characteristics were measured by the transmission line pulse system. The test results show that， compared with DUT1， the DUT2 trigger voltage decreases from 31.3 V to 5.46 V， the holding voltage increases from 3.59 V to 4.65 V，and the voltage snapback margin of DUT3 is very small， but the high leakage current up to 10-2 A makes it unsuitable for ESD protection. By introducing an RC circuit to provide a fixed gate voltage for the embedded PMOS in the DUT2， the modified DUT3 shows not only a further reduced voltage snapback margin but also a shorter response time of only 12.6 ns. Compared with DUT1， the turn-on speed of DUT3 increases by about 71.5%， and the leakage current can be stabilized at the order of 10-10 A. This optimized DUT3 is suitable for ESD protection in the low-voltage integrated circuits with requirements of high-speed， small snapback margin and narrow ESD design windows.

Key words：Electrostatic Discharge（ESD）;dual-directional silicon controlled rectifier;trigger voltage;turn-on speed;leakage current

在集成電路（IC）靜電放電（ESD）防護(hù)中，可控硅（SCR）因具有單位面積ESD魯棒性強(qiáng)、導(dǎo)通電阻小等優(yōu)勢而備受關(guān)注[1-2].但是，SCR器件在ESD應(yīng)力作用下存在電壓深回滯、易閂鎖等缺點[3-5]，使其在實際應(yīng)用中受到很大限制.針對SCR結(jié)構(gòu)的電學(xué)特性及被保護(hù)電路的ESD防護(hù)需求，國內(nèi)外研究人員在提高單向SCR、雙向SCR （DDSCR）及相關(guān)改進(jìn)型器件的ESD防護(hù)性能方面已取得了一定的進(jìn)展與突破[6-11]. Dong等[6]通過在N型改進(jìn)型SCR結(jié)構(gòu)中引入齊納二極管，降低了器件的觸發(fā)電壓.然而，針對中高壓IC的ESD防護(hù)小回滯窗口需求，該方法還需進(jìn)一步增大SCR維持電壓.Huang[7]等通過在SCR中內(nèi)嵌三極管或Dong[8]等增加浮空Nwell區(qū)

域，提高了器件的維持電壓.Wang[9]等引用MOS輔助觸發(fā)SCR，或通過在SCR中內(nèi)嵌PMOS等設(shè)計方法[10]，減小了器件的電壓回滯幅度，但都難以滿足ESD強(qiáng)魯棒性需求.Chen[11]等通過在漏極端嵌入N+注入?yún)^(qū)的設(shè)計方法，增強(qiáng)了ESD魯棒性，但器件響應(yīng)速度較慢，易因防護(hù)器件不能及時開啟而導(dǎo)致內(nèi)部被保護(hù)電路產(chǎn)生柵氧擊穿或功能故障.因此，設(shè)計具有低觸發(fā)電壓、高維持電壓、強(qiáng)ESD魯棒性以及高開啟速度的ESD防護(hù)器件，已成為IC片上ESD防護(hù)的主要研究方向.

本文基于0.35 μm Bipolar-CMOS-DMOS （BCD）工藝，在傳統(tǒng)DDSCR （DUT1）的基礎(chǔ)上，設(shè)計并制備了內(nèi)嵌PMOS DDSCR （DUT2）和RC觸發(fā)內(nèi)嵌PMOS DDSCR （DUT3）等器件. 通過傳輸線脈沖（TLP）測試，研究并分析了新型ESD防護(hù)器件的工作特性及電學(xué)機(jī)理，相關(guān)的器件結(jié)構(gòu)設(shè)計及優(yōu)化方法可為低壓IC的ESD防護(hù)器件設(shè)計提供有益的參考.

1? ?器件結(jié)構(gòu)設(shè)計

DUT1器件的剖面結(jié)構(gòu)如圖1所示.為降低器件的觸發(fā)電壓，在兩側(cè)Nwell中各內(nèi)嵌一個PMOS，上述兩PMOS通過在Pwell中引入的兩個高摻雜P+相連接，可優(yōu)化得到DUT2，其剖面結(jié)構(gòu)如圖2（a）所示.

由于DUT2中PMOS的柵壓電壓具有一定的不確定性，器件可能存在大漏電流問題.因此，根據(jù)被保護(hù)電路的工作頻率，設(shè)計了一個合適的RC輔助觸發(fā)電路，確保PMOS具有一定的柵閾值電壓，使器件能正常開啟，由此獲得改進(jìn)的DUT3，其剖面結(jié)構(gòu)如圖2（b）所示.

與DUT1相比，DUT2中引入的PMOS結(jié)構(gòu)不僅有助于降低器件的觸發(fā)電壓，還因其具有電壓無回滯特點，有助于提高維持電壓.然而，DUT2的內(nèi)嵌PMOS柵壓可能會隨ESD脈沖大小發(fā)生變化，導(dǎo)致PMOS開啟狀態(tài)不穩(wěn)定，產(chǎn)生較大的漏電流. 與DUT2相比，DUT3的內(nèi)嵌PMOS柵壓則由外部引入的RC輔助觸發(fā)電路控制，柵壓固定，能使器件處于關(guān)斷狀態(tài)，可避免漏電流增大. 上述器件在ESD脈沖觸發(fā)開啟后，內(nèi)部均主要呈現(xiàn)SCR泄流路徑，導(dǎo)通電阻均較小，具有較強(qiáng)的ESD魯棒性.

上述實驗流片版圖如圖3所示，圖中金屬電極焊盤面積均為50 μm × 50 μm. 除金屬電極焊盤外，圖3（a）中傳統(tǒng)SCR器件面積約為寬 × 長 = 38 μm × 24 μm = 912 μm2. DUT3的器件流片版圖如圖3（b）所示.區(qū)域Ⅰ為除RC外器件部分，區(qū)域Ⅱ為電容，區(qū)域Ⅲ為電阻. DUT3面積約為寬×長=56 μm × 62 μm = 3 472 μm2. 區(qū)域Ⅰ面積約為寬×長=36 μm × 31 μm =1 116 μm2.與DUT2相比，除RC觸發(fā)電路外，其他器件面積均相同.DUT2與DUT3相同部分的器件面積約為1 116 μm2.

2? ?器件ESD工作特性及電學(xué)測試

基于0.35 μm BCD工藝制備了前述3種實驗器件，利用Barth 4002型TLP測試系統(tǒng)獲得其特性曲線，如圖4所示. 同一器件在瞬態(tài)ESD應(yīng)力作用下的電流-電壓（I-V）和直流偏置下的電流-漏電流（I-IL）關(guān)系分別用相同形狀的實心和空心符號曲線分別表示.

由圖4可知，器件的觸發(fā)電壓隨著結(jié)構(gòu)的改進(jìn)與優(yōu)化，呈下降趨勢，這是由于引入PMOS結(jié)構(gòu)均能有效地降低觸發(fā)電壓（Vt1）.并且，與DUT1相比，DUT2和DUT3電壓回滯幅度大幅縮小，但DUT2的漏電流較大.與DUT2相比，DUT3中的RC觸發(fā)電路有效地鉗制了內(nèi)嵌PMOS的柵壓，避免了器件

漏電流增大的現(xiàn)象，使漏電流從10-2 A量級降至

10-10 A量級.

在TLP應(yīng)力作用下器件的主要特性參數(shù)如表1所示.與DUT1相比，DUT2和DUT3的維持電壓（Vh）較大，這是由于PMOS管的無回滯電壓輸出特性作用. 在器件導(dǎo)通之后，上述實驗器件的二次失效電流（It2）均大于4.5 A，呈現(xiàn)出較強(qiáng)的ESD魯棒性，測試結(jié)果與前文對不同結(jié)構(gòu)的工作原理分析相吻合.結(jié)合器件的ESD性能參數(shù)和所消耗芯片面積，衡量ESD防護(hù)器件的效能比，該效能比通常稱為品質(zhì)因子（FOM），定義如下：

式中：S為器件面積，除去漏電流較大的DUT2以外，由計算可知，DUT1和DUT3品質(zhì)因子分別為0.59和1.03. 因此，DUT3仍具有較高的ESD防護(hù)效能.同時，與最近國際期刊報道的PMOS輔助觸發(fā)SCR（SSSCR）[10]器件相比，DUT3的Vt1較小，且電壓回滯幅度較窄，更適用于低壓ESD防護(hù)設(shè)計窗口.

為進(jìn)一步研究器件的ESD防護(hù)性能，對DUT2和DUT3進(jìn)行了正反向TLP測試，結(jié)果如圖5所示.由于DUT3比DUT2多一RC輔助觸發(fā)電路，在正向ESD脈沖測試中，DUT3因RC輔助觸發(fā)作用，器件低壓觸發(fā)，且ESD魯棒性較強(qiáng).DUT2中的浮空PMOS產(chǎn)生的漏電流，輔助觸發(fā)SCR，導(dǎo)致DUT2呈現(xiàn)出與DUT3相似的正向ESD特性.在反向ESD脈沖測試中，DUT2因器件結(jié)構(gòu)完全對稱，其反向ESD特性與正向脈沖測試的ESD特性相同.然而，因RC觸發(fā)電路未起作用，DUT3中內(nèi)嵌PMOS的柵壓處于高電位，此時PMOS處于關(guān)斷狀態(tài)，器件內(nèi)部在導(dǎo)通狀態(tài)下呈現(xiàn)為較大阱電阻性質(zhì)，ESD魯棒性較弱.由測試可知，反向ESD應(yīng)力作用下DUT3的It2約為

1.83 A，根據(jù)Barth 4002 TLP測試系統(tǒng)特征，在人體模型（HBM）下，該器件可承受的ESD電壓魯棒性可折算為：It2 × 1 500 V.由此可得，DUT3器件的反向ESD電壓魯棒性可近似等于2 745 V.與當(dāng)前電子產(chǎn)品行業(yè)普遍認(rèn)可的HBM模型2 000 V的ESD防護(hù)等級相比，DUT3器件仍可滿足反向ESD應(yīng)力下的ESD防護(hù)需求.

3? ?器件開啟速度測試分析

當(dāng)上升沿為10 ns，周期為100 ns的ESD脈沖信號作用于器件時，器件端電壓隨時間變化的關(guān)系曲線如圖6所示.電壓從0快速上升至一峰值（Vos），隨后減小并降至一相對穩(wěn)定的電壓值（Vave）.將電壓隨時間變化并下降至Vos的90%時刻，記為器件觸發(fā)開啟過程起點;將器件電壓下降至Vave的110%時刻，記為器件觸發(fā)開啟過程終點;將上述起點與終點之間的時間間隔，定義為器件觸發(fā)開啟的響應(yīng)時間（Ton）. Ton越長，器件的開啟速度越慢.

根據(jù)上述定義，實驗器件觸發(fā)開啟的響應(yīng)區(qū)域如圖6中的虛線框所示.將DUT2和DUT3響應(yīng)區(qū)域放大，如圖6中右上方內(nèi)插圖所示.可以發(fā)現(xiàn)，與DUT1相比，DUT2和DUT3的Ton明顯較短，器件開啟速度快.從圖6中提取的關(guān)鍵開啟特性參數(shù)列于表2.與DUT1相比，由于DUT2和DUT3中內(nèi)嵌PMOS結(jié)構(gòu)的輔助觸發(fā)，Ton分別大幅縮小至13.4 ns和12.6 ns.與DUT1相比，DUT3的開啟速度提高了約71.5%.此外，雖然DUT3與SSSCR的Ton相接近，但是，DUT3的過擊穿電壓較低，且導(dǎo)通電阻較小，因此具有更好的ESD防護(hù)功能.

4? ?結(jié)? ?論

通過引入PMOS結(jié)構(gòu)，改進(jìn)型DDSCR器件的電壓回滯幅度得以大幅縮小. 但器件DUT2中PMOS柵電位不穩(wěn)定，存在大漏電流問題. 通過引入RC外部輔助電路鉗制PMOS的柵壓，器件漏電流可穩(wěn)定在10-10 A量級. 此外，器件的開啟特性證明：PMOS可有效降低器件的Ton. 與DUT1相比，DUT3開啟速度提高了約71.5%.對于較低Vt1和較小電壓回滯幅度的DUT3器件，倘若根據(jù)納米工藝的制備特征，調(diào)節(jié)器件中的相關(guān)特征尺寸參數(shù)，或進(jìn)一步優(yōu)化部分結(jié)構(gòu)，使其具有更優(yōu)良的開關(guān)特性，本實驗方案也可以為納米工藝條件下電路的ESD防護(hù)設(shè)計提供參考.

參考文獻(xiàn)

[1]? ? CHEN J T，LIN C Y，KER M D. On-chip ESD protection device for high-speed I/O applications in CMOS technology[J]. IEEE Transactions on Electron Devices，2017，64（10）：3979—3985.

[2]? ? 陳迪平，劉杏，何龍，等.一種片上低觸發(fā)電壓高耐壓NMOS ESD防護(hù)結(jié)構(gòu)設(shè)計[J]. 湖南大學(xué)學(xué)報（自然科學(xué)版），2016，43（2）：115—118.

CHEN D P，LIU X，HE L，et al. An on-chip NMOS ESD protection circuit with low trigger voltage and high ESD robustness [J]. Journal of Hunan University （Natural Sciences），2016，43（2）：115—118. （In Chinese）

[3]? ? LIANG H L，GU X F，DONG S R，et al. RC-embedded LDMOS-SCR with high holding current for high-voltage I/O ESD protection[J]. IEEE Transactions on Device and Materials Reliability，2015，15（4）：495—499.

[4]? ? HUANG X Z，LIOU J J，LIU Z W，et al. A new high holding voltage dual-direction SCR with optimized segmented topology[J]. IEEE Electron Device Letters，2016，37（10）：1311—1313.

[5]? ? 黃龍，梁海蓮，顧曉峰，等. 多晶硅柵對LDMOS-SCR器件ESD防護(hù)性能的影響[J]. 浙江大學(xué)學(xué)報（工學(xué)版），2015，49（2）：366—370.

HUANG L，LIANG H L，GU X F，et al. Effect of poly-silicon gate on ESD protection performance of LDMOS-SCR devices [J]. Journal of Zhejiang University （Engineering Science），2015，49（2）：366—370. （In Chinese）

[6]? ? DONG S R，ZHONG L，ZENG J，et al. Stacked zener trigger SCR for HV IC ESD protection[J]. Microelectronics Reliability，2014，54（6/7）：1160—1162.

[7]? ? HUANG X Z，LIU Z W，LIU F，et al. High holding voltage SCR with shunt-transistors to avoid the latch-up effect[C]// Nanoelectronics Conference. Chengdu：IEEE，2016：1—2.

[8]? ? DONG S R，WU J，MIAO M，et al. High-holding-voltage silicon-controlled rectifier for ESD applications[J]. IEEE Electron Device Letters，2012，33（10）：1345—1347.

[9]? ? WANG Y，JIN X L，LIU Y，et al. Robust dual-direction SCR with low trigger voltage，tunable holding voltage for high-voltage ESD protection [J]. Microelectronics Reliability，2015，55（3/4）：520—526.

[10]? WANG W H，JIN H，GUO W，et al. Very small snapback silicon-controlled rectifier for electrostatic discharge protection in 28 nm processing [J]. Microelectronics Reliability，2016，61（6）：106—110.

[11]? CHEN S L，YANG C H，YEN C Y，et al. Novel parasitic-SCR impacts on ESD robustness in the 60 V power pLDMOS devices[C]//IEEE International Conference on Consumer Electronics. Taiwan：IEEE，2017：381—382.